以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：14

、訪客IP：3.15.0.88

姓名	陳保霖(Bao-Lin Chen)  查詢紙本館藏	畢業系所	電機工程學系
論文名稱	電阻串數位類比轉換器之類比多工器設計 (Design of Analog Multiplexer in a Resistor-String DAC)
相關論文	★ E2T-iSEE:應用於事件與情感狀態轉移排程器之編輯 ★ “偶”:具情感之球型機器人 ★ 陣列區塊電容產生器於製程設計套件之評量 ★ 應用於數位家庭整合計畫影像傳輸子系統之設計考量與實現 ★ LED 背光模組靜電放電路徑 ★ 電阻串連式連續參考值產生器於製程設計套件之評量 ★ 短篇故事分類與敘述 ★ 延伸考慮製程參數相關性之類比電路階層式變異數分析器 ★ 以電子電路觀點對田口式惠斯登電橋模擬實例的再分析 ★ 應用於交換電容ΔΣ調變電路之電容排列良率自動化擺置平台 ★ 陣列MiM電容的自動化佈局 ★ 陣列MiM電容的平衡接點之通道繞線法 ★ 氣象資訊達人 ★ 嵌入式WHDVI多核心Forth微控制器之設計 ★ 應用於電容陣列區塊之維持比值良率的通道繞線法 ★ 使用於矽穿孔耦合分析之垂直十字鏈基板結構
檔案	[Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載] 本電子論文使用權限為同意立即開放。 已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。 請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。
摘要(中)	本篇論文為實現多級與單級256-對-1類比多工器，僅採用NMOS傳輸閘作為開關閘，對此類比多工器提出突波分析並且比較突波造成開關位準不精確的原因，發現存在於多級架構多工器的關鍵路徑上，預先充電現象將會使得電路產生很嚴重的突波，所以得到單級256-對-1類比多工器是最佳的設計，同時我們再最佳化解碼器電路設計，使得突波從13.3 VLSB(多級)最後改善到0.5 VLSB(單級)。
摘要(英)	This paper aims to implement an analog multiplexer by using only NMOS pass transistor as switching gate.Two types of structures including multi-stages and single-stage are compared to evaluate their circuit performance. For these analog multiplexers, glitch analysis is proposed and applied to explore the factor of inaccuracy of voltage level due to switching. It is shown that the mechanism of pre-charge will cause a serious glitch effect on the critical path of a multi-stages analog multiplexer. Finally the single-stage structure is adopted. By optimizing the design of the corresponding decoders, the glitch can be significantly reduced from 13.3 VLSB for multi-stages to 0.5 VLSB for single-stage.
關鍵字(中)	★ 類比多工器	關鍵字(英)	★ Analog Multiplexer
論文目次	摘要 i Abstract ii 誌謝 iii 目錄 iv 圖目錄 vi 表目錄 viii 第一章 前言 1 1-1 動機 1 1-2 簡介 1 第二章 兩種類比多工器電路 4 2-1 開關電路 4 2-2 解碼器電路 5 第三章 NMOS 開關基本特性 8 3-1 開關的選用 8 3-1-1 OP 運算放大器的輸入共模電壓範圍 8 3-2 類比電壓輸出範圍 10 3-3 電路的操作速度 13 第四章 實際NMOS 開關的不理想效應 17 4-1 訊號的取樣與保持 17 4-2 資料的傳輸情形 19 4-3 NMOS 開關不理想效應一：電荷注入（Charge Injection） 21 4-4 電荷注入效應的影響 23 4-5 NMOS 開關不理想效應二：時脈饋入（Clock Feedthrough） 24 4-6 增加虛擬NMOS（Dummy NMOS）改善電荷注入 26 4-7 增加虛擬NMOS（Dummy NMOS）消彌時脈饋入 27 第五章 解碼器電路的設計考量 29 5-1 多級類比開關與一位元解碼器 30 5-2 修正後的一位元解碼器和驅動電路設計 32 5-3 多級類比多工器架構Glitch 的真正成因 36 5-4 單級類比開關和8-對-256 解碼器 39 5-5 兩種類比多工器的比較 47 第六章 結論 49 參考文獻 50
參考文獻	[1]B. Razavi, “Design of Sample-and-Hold Amplifier for High-Speed Low-Voltage A/D”, IEEE 1997 Custom Integrated Circuits Conference, May 1997, pp.59-66. [2]J. Krupar, R. Srowik and J. Schreiter, “Minimizing Charge Injection Errors In High-Precision, High-Speed SC-Circuits”, IEEE ISCAS, Vol. 1, May 2001,pp.727–730. [3]Healey Peter (Ipswich, GB2), Binary tree switching network, United States Patent 5212587, May 18, 1993. [4]B. Razavi, Design of Analog Integrated Circuits, McGraw-Hill Companies, 1st, Boston:McGraw-Hill 2001. [5]范可立, “The Non-linearity Error Cancellation of Digitize Analog Waveform Recorder”,中原大學電子工程學系碩士班, July 2004. [6]謝恂, “Two-Stage OP-Amp Layout by Spatial Correlation Analysis”, 國立中央大學電機工程學系電子組碩士班, July 2006. [7]林昀, 電子學 上冊, 一版, 鼎茂圖書, Mar. 2002. [8]王嘉安, 基本電學, 初版, 台灣全華, Aug. 1994. [9]蕭培鏞, 吳孟賢, Hspice 積體電路設計分析與導論, 初版, 台灣東華, July 2005.
指導教授	陳竹一(Jwu-E Chen)	審核日期	2007-7-23
推文	facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu
網路書籤	Google bookmarks   del.icio.us   hemidemi   myshare