二维絕緣基板上的半導體元件模擬之電流特性與電場分析

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：37

、訪客IP：3.141.198.147

姓名

彭俊益(June-Yi Peng) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

二维絕緣基板上的半導體元件模擬之電流特性與電場分析
(Current Characteristic and Electric-field Analysis in 2-D SOI Semiconductor Device Simulation)

相關論文

★ 表面電漿共振效應於光奈米元件之數值研究	★ 金氧半電容元件的暫態模擬之數值量測
★ 雙載子電晶體在一維和二維空間上模擬的比較	★ 改善後的階層化不完全LU法及其在二維半導體元件模擬上的應用
★ 一維雙載子接面電晶體數值模擬之驗證及其在元件與電路混階模擬之應用	★ 階層化不完全LU法及其在準靜態金氧半場效電晶體電容模擬上的應用
★ 探討分離式簡化電路模型在半導體元件模擬上的效益	★ 撞擊游離的等效電路模型與其在半導體元件模擬上之應用
★ 二維半導體元件模擬的電流和電場分析	★ 三維半導體元件模擬器之開發及SOI MOSFET特性分析
★ 元件分割法及其在二維互補式金氧半導體元件之模擬	★ 含改良型L-ILU解法器及PDM電路表述之二維及三維元件數值模擬器之開發
★ 含費米積分之高效率載子解析模型及其在元件模擬上的應用	★ 量子力學等效電路模型之建立及其對元件模擬之探討
★ 適用於二維及三維半導體元件模擬的可調變式元件切割法	★ 整合式的混階模擬器之開發及其在振盪電路上的應用

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

在這篇論文中，我們使用Poisson equation 以及current continuity equations設計出包含撞擊游離模型的二維混階元件模擬器。藉由這模擬器，可探討元件內部載子雪崩(avalanche)碰撞的情形，並探討各式元件的雪崩崩潰(avalanche breakdown)，以及相伴隨的載子運動效應。我們以各式SOI元件為論文主軸，先介紹側向式的耐壓二極體(lateral PIN diode)，探討基本電性曲線以及崩潰曲線，並以電場圖形幫助元件耐壓的設計。接著引入SOI NMOS，部分空乏(partially depleted)的N型電晶體在較高電壓中，會因為載子的碰撞造成kink effect，我們利用分支切割的計算方式，去分析kink造成的原因，將kink曲線區分成兩個生成因素: 嚴重的基底效應(body effect)以及嚴重的寄生BJT電流效應。最後，SOI基板上薄膜側向式雙擴散電晶體(FDLDMOS)的模擬與探討，此元件具備優秀的耐壓特性，且於最佳崩潰電壓條件設計下，無可避免會生成kink effect，因此我們引入挖洞的SOI元件的結構設計，避免載子的累積，達到消除kink曲線的效果。

摘要(英)

In this paper, we design the mix-level 2-D device simulator which includes the impact-ionization model to simulate the avalanche breakdown and the carrier effect of SOI devices. First, we study the electric field and the breakdown curve in a lateral PN diode. By observing the electric field distribution, we can design a device with higher breakdown. Second, in the partially depleted SOI NMOS, we use the branch-cut method to analyze the causes of the kink effect. We analyze current components by the branch-cut method, and find the causes of the kink effect and the second kink effect. The kink effect is due to the body effect and the second kink effect is due to the parasitic BJT effect. Next, we introduce the thin-film fully depleted SOI lateral double-diffused MOS to find the kink-effect environment. In the optimum breakdown condition, the kink effect always happened unfortunately. Finally, we use the patterned-SOI structure to eliminate the kink effect. This structure can avoid the carrier accumulation, and then the kink effect is disappeared.

關鍵字(中)

★ 電場
★ 絕緣基板
★ 電流特性

關鍵字(英)

★ electric-field
★ current characteristic
★ SOI

論文目次

1.簡介 1
2.二維含撞擊遊離模型的元件模擬器 3
2.1 二維的等效電路模型 …………………………………… 3
2.2 二維含撞擊游離的等效電路模型 ……………………… 6
2.3 側向式的SOI PiN二極體 ……………………………… 9
2.4 側向式耐壓SOI PN二極體 …………………………….. 15
3.SOI MOSFET 20
3.1 完全空乏與部分空乏電晶體 …………………………. 20
3.2 分支切割的計算與電流成份 …………………………. 23
3.2.1 分支切割計算 ……………………………………. 23
3.2.2 元件結構與電流成份 ………………………………. 24
3.3 分析不同尺寸的元件與效應 …………………………. 25
3.3.1 基底效應 ……………………………………………. 25
3.3.2 寄生BJT效應 ……………………………………. 27
3.3.3 複合效應 ………………………………………….. 29
4.完全空乏型SOI薄膜雙擴散電晶體 32
4.1側向式雙擴散電晶體 ……………………………… . 32
4.1.1 元件基本結構與減少表面電場理論 ……………… 32
4.1.2 元件基本電性 ………………………………… 33
4.2完全空乏型SOI薄膜雙擴散電晶體 …………………… 37
4.2.1 元件結構與基本電性 …………………………… 37
4.2.2元件的最佳化 ……………………………………... 39
4.3挖洞的SOI結構 ………………………………………. 43
5.結論 49
Reference 51

參考文獻

Reference
[1] M. Shur, Introduction to Electronic Devices, Chapter 3, John Wiley & Sons Inc., 1996.
[2] E. S. Yang, Microelectronic Devices, Chapter 5, McGRAW-HILL, 1988.
[3] S. Selberherr, Analysis and Simulation of Semiconductor Devices, Chapter 4, Springer-Verlag Wien, 1984.
[4] A. Nakagawa, Y. Yamaguchi, N. Yasuhara, K. Hirayama and H. Funaki, “New High Voltage SO1 Device Structure Eliminating Substrate Bias Effects”, IEDM Tech. Dig., 1996, p. 477.
[5] C. C. Tsai, C. F. Huang, “Simulation of the Static and Dynamic Characteristics of Lateral High Voltage SiC PN Diodes”, 2002 IEDMS, Taipei, Dec. 2002.
[6] K. Kato, T. Wada, and K. Taniguchi, “Analysis of kink characteristics in silicon-on-insulator MOSFET’s using two-carrier modeling,” IEEE Trans. on Electron Devices, vol. 32, pp.458-462, 1985.
[7] S. P. Edwards, K. J. Yallup, and K. M. D. Meyer, “ Two-dimensional numerical analysis of the floating region in SOI MOSFET’s,” IEEE Trans. on Electron Devices, vol. 35, pp.1012-1020, 1988.
[8] C. H. Ho, C. C. Chang, S. J. Li and Y. T. Tsai, “The Branch-Cut Method and Its Applications in Two-Dimensional Device Simulation,” ACTA International Journal of Modelling and Simulation, 2009.
[9] T. Matsumoto, S. Maeda, Y. Hirano, K. Eikyu, Y. Yamaguchi, S. Maegawa, M. Inuishi, T. Nishimura, “ Clarification of floating-body effects on drive current and short channel effect in deep sub-0.25um partially depleted SOI MOSFETs,” IEEE Trans. on Electron Devices, vol. 49, pp.55-60, 2002.
[10] C. H. Ho, J. Y. Peng and Y. T. Tsai, “The Branch-Cut Method and Its Application to Partially Depleted SOI MOSFET Simulation for Kink Effect Definition”,
Journal of Chinese Institute of Engineers 2008
[11] J. A. Appeals, and H. M. J. VES, “High-voltage thin layer devices (RESURF devices)”, IEDM Tech. Dig., pp. 238-239, 1979.
[12] M. Bawedin, C. Renaux, D. Flandre, “LDMOS in SOI technology with very-thin silicon film”, Solid-State Electronics 2004; 48; 2263-2270.
[13] W. Li, Z. Chen, J. Liu, L. Sun, X. Cheng, Z. Song, Y. Yu, ”A Novel LDMOS on Patterned-SOI for RF Wireless Applications”, Asia-Pacific Microwave Conference Proceedings, Vol. 3, pp. 4-7, 2005.

指導教授

蔡曜聰(Yao-Tsung Tsai)

審核日期

2008-6-30

推文