三維圓柱形場效電晶體之模擬與分析

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：47

、訪客IP：18.117.233.156

姓名

黃俊誌(Jyun-jhih Huang) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

三維圓柱形場效電晶體之模擬與分析
(Simulation and Analysis in Three-Dimension Cylindrical MOSFETs)

相關論文

★ 表面電漿共振效應於光奈米元件之數值研究	★ 金氧半電容元件的暫態模擬之數值量測
★ 雙載子電晶體在一維和二維空間上模擬的比較	★ 改善後的階層化不完全LU法及其在二維半導體元件模擬上的應用
★ 一維雙載子接面電晶體數值模擬之驗證及其在元件與電路混階模擬之應用	★ 階層化不完全LU法及其在準靜態金氧半場效電晶體電容模擬上的應用
★ 探討分離式簡化電路模型在半導體元件模擬上的效益	★ 撞擊游離的等效電路模型與其在半導體元件模擬上之應用
★ 二維半導體元件模擬的電流和電場分析	★ 三維半導體元件模擬器之開發及SOI MOSFET特性分析
★ 元件分割法及其在二維互補式金氧半導體元件之模擬	★ 含改良型L-ILU解法器及PDM電路表述之二維及三維元件數值模擬器之開發
★ 含費米積分之高效率載子解析模型及其在元件模擬上的應用	★ 量子力學等效電路模型之建立及其對元件模擬之探討
★ 適用於二維及三維半導體元件模擬的可調變式元件切割法	★ 整合式的混階模擬器之開發及其在振盪電路上的應用

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

在本篇論文中，為了使我們的模擬程式能夠更精確於實際製程，我們將使用C語言來架構三維圓柱座標模擬程式，以提升模擬圓弧接面的準確度，並且比較傳統直角座標系統與我們所架構之圓柱座標系統的差異性。藉由模擬簡單的圓柱形電阻來驗證我們所架構的程式，並且探討改變元件的R半徑將會對元件的空乏區寬度、電場、臨限電壓造成什麼影響。最後我們更進一步的開發出新的contact方式：floating contact，以改善模擬環繞式結構的元件時，其body無法被contact的問題。

摘要(英)

In this thesis, in order to make our simulation program more accurate at the actual manufacturing process, we will use the C language to build the three dimensional cylindrical coordinate simulation program. It can help us improve the accuracy of arc junction and compare Cartesian coordinate system with Cylindrical coordinate system. We can validate our program by simulating a cylindrical resistor, and discuss the effect on depletion width, electric field and threshold voltage caused by the variation of R radius. Finally, we have further developed a special floating contact to solve the problem that the body cannot be contacted directly in a device with surrounding gates .

關鍵字(中)

★ 場效電晶體
★ 三維
★ 圓柱座標
★ 元件模擬

關鍵字(英)

★ MOSFET
★ device simulation
★ cylindrical coordinates
★ three-dimensional

論文目次

摘要…………………………………………………………………………………………………………………………i
Abstract……………………………………………………………………………………………………………ii
目錄…………………………………………………………………………………………………………………………iii
圖目錄……………………………………………………………………………………………………………………iv
表目錄……………………………………………………………………………………………………………………vi
第一章簡介…………………………………………………………………………………………………………1
第二章程式原理與架構介紹………………………………………………………………………………2
2.1 梯形網格結構定義……………………………………………………………………………………………2
2.2 圓柱座標架構原理……………………………………………………………………………………………4
2.3 梯形網格與矩形網格比較………………………………………………………………………………11
第三章 3D梯形網格於圓柱形場效電晶體之模擬…………………………………………14
3.1 圓柱電阻驗證 ………………………………………………………………………………………………14
3.2 PN空乏區與R半徑之關係 ………………………………………………………………………19
3.3 MOS空乏區與R半徑之關係 ………………………………………………………………………23
3.4 半徑與臨限電壓之關係 ………………………………………………………………………27
第四章 2D與3D圓柱形場效電晶體之比較………………………………………………………32
4.1 floating contact 簡介………………………………………………………………………………32
4.2 能帶圖的比較………………………………………………………………………………………………………34
4.3 模擬時間的比較………………………………………………………………………………………………38
第五章結論………………………………………………………………………………………………………………39
參考文獻……………………………………………………………………………………………………………………………41

參考文獻

[1] D. A. Neamen, Semiconductor physics and devices, 3rd ed., McGraw-Hill Companies Inc., New York, 2003.
[2] Yung-chin Lin, “Breakdown simulation of a spherical PN junction in cylindrical coordinates”, M. S. Thesis, Institute of EE, Nation Central University, Taiwan, Republic of China, 2012.
[3] Meng-syun Li, “Rectangular Transform of Trapezoidal Mesh and Its Application to Cylindrical MOSFETs”, M. S. Thesis, Institute of EE, Nation Central University, Taiwan, Republic of China, 2011.
[4] Hong-Chih Fang, “3D PN Diode Equation and Device Simulation with spherical Junction”, M. S. Thesis, Institute of EE, Nation Central University, Taiwan, Republic of China, 2012.
[5] A. L. Theng, “Realization of Gate-All-Around (GAA) SOI MOSFET Using Replacement Gate Mask, Electron Devices and Solid-State Circuits”, pp. 1129 – 1131, 2007.
[6] Jae Young Song, “Design Optimization of Gate-All-Around (GAA) MOSFETs, IEEE Transactions on Nanotechology”, Vol. 5, pp. 186 - 191, 2006.
[7] Z. X. Chen, “Realization of Ni Fully Silicided Gate on Vertical Silicon Nanowire MOSFETs for Adjusting Threshold Voltage”, IEEE Electron Device Letters, Vol. 32, pp. 1495 - 1497, 2011.
[8] Xiang Li, “Vertically Stacked and Independently Controlled Twin-Gate MOSFETs on a Single Si Nanowire, IEEE Electron Device Letters”, Vol. 32, pp. 1492 – 1494, 2011.

指導教授

蔡曜聰(Yao-tsung Tsai)

審核日期

2015-6-30

推文