頻率合成器之相位雜訊對於LTE規格OFDMA/SCFDMA訊號品質影響

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：41

、訪客IP：3.139.237.121

姓名

胡登程(Deng-cheng Hu) 查詢紙本館藏

畢業系所

通訊工程學系在職專班

論文名稱

頻率合成器之相位雜訊對於LTE規格OFDMA/SCFDMA訊號品質影響
(Frequency Synthesizer Contribution Phase Noise for LTE OFDMA/SCFDMA Signal Effect)

相關論文

★ WiMAX基地台信號覆蓋實地量測與分析	★ 被動元件阻抗量測原理及實務
★ 正交分頻多工接收機中數位降頻器之低通濾波器設計	★ 適用於數位電視之里德所羅門編解碼硬體實作
★ 數位電視地面廣播系統之通道估測與等化器設計與實現	★ 數位電視地面廣播之數位基頻收發機即時軟體設計與實現
★ 數位電視地面廣播系統通道解碼之腓特比解碼器實現	★ 無線區域網路收發機之整合實現與測試
★ 以DSP處理器實現數位電視地面廣播系統發射機	★ 數位電視內接收機同步系統之設計與實現
★ AIS實體層(GMSK/FM)與資料鏈結層軟體無線電技術實現	★ 數位電視地面廣播系統內接收機之快速傅立葉轉換處理器研究與設計
★ 數位電視地面廣播之數位降頻器與再取樣器設計與實現	★ 軟體無線電任意基頻訊號接收機系統設計及實現
★ 陣列天線互耦及接收機增益與相位對波束合成器性能影響及校正研究	★ 適用於OFDM系統之可變長度快速傅立葉轉換處理器設計與實現

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

頻率合成器是通訊系統之發射機與接收機的重要核心，而為了提高LTE OFDMA/SCFDMA之傳輸效益，本論文分別針對頻率合成器之相位雜訊貢獻進行分析與討論，但可以發現為了滿足頻率解析度以及鎖定時間之需求，使得除頻器除值必須變大，可是這樣會造成除頻器的相位雜訊也跟著被放大，所以為了抑制除頻器的相位雜訊，所以必須將迴路濾波器的頻寬縮小，但是這樣又會使得抑制電壓控制振盪器的相位雜訊能力變差，且系統鎖定時間變慢，為了改善這情況，是本論文之研究重點，最後再將頻率合成器之相位雜訊透過MTALAB與LTE OFDMA/SCFDMA訊號結合，並且進行模擬觀察頻率合成器之相位雜訊對於LTE OFDMA/SCFDMA訊號品質的影響性。

摘要(英)

The frequency synthesizer is critical to the functions of transmitter and receiver in the communication system. Present study investigated the contribution of frequency synthesizer phase noise to improve the transporting performance efficiency of LTE OFDMA/SCFDMA. Optimization of the frequency resolution and locked time conditions leads to the frequency divider value and phase noise of frequency divider increased. To suppress the phase noise of frequency divider, bandwidth of the loop filter must be reduced. However, reduced bandwidth increased phase noise of voltage controlled oscillator and slowed the locked time of the system. To improve the performance, we combine phase noise of the frequency synthesizer with LTE OFDMA/SCFDMA signal using MATLAB. The effects of frequency synthesizer phase noise to LTE OFDMA/SCFDMA signal quality were simulated and analyzed.

關鍵字(中)

★ 頻率合成器

關鍵字(英)

★ Frequency Synthesizer

論文目次

摘要 .............................................. iv
ABSTRACT .......................................... v
圖目錄 ............................................. x
表目錄 ............................................. xvi
第一章緒論 ......................................... 1
1.1 研究動機 ........................................ 1
1.2 章節提要 ........................................ 3
第二章 Long Term Evolution系統介紹 ................... 4
2.1 正交分頻多工簡介 ................................. 4
2.1.1 正交分頻多工調變介紹 ............................ 4
2.1.2 循環字首 ....................................... 6
2.2 長期演進技術結構 .................................. 7
2.2.1 資源區塊(Resource Block，RB) ................... 8
2.2.2 長期演進技術分工模式 ............................ 9
2.3 實體層下行通道系統介紹 ............................ 10
2.3.1 下行鏈路通道介紹 ................................ 10
2.3.2 長期演進技術通道傳輸參數 ......................... 19
第三章頻率合成器 ..................................... 20
3.1 頻率合成器基本架構介紹 ............................. 20
3.1.1 相位頻率偵測器(Phase Frequency Detector，PFD) ... 21
3.1.2 電荷幫浦(Charge Pump，CP) ...................... 22
3.1.3 迴路濾波器(Loop Filter) ........................ 25
3.1.4 電壓控制振盪器(Voltage-Controlled Oscillator，VCO).27
3.1.5 除頻器(Frequency Divider) ...................... 29
3.2 頻率合成器的轉移函數分析 ........................... 31
3.3 頻率合成器的相位雜訊分析 ........................... 35
3.3.1 相位雜訊來自參考頻率 ............................. 36
3.3.2 振盪器的相位雜訊 ................................ 39
3.3.3 相位雜訊來自電壓控制振盪器 ....................... 43
3.3.4 相位雜訊來自除頻器 .............................. 45
第四章使用ADS模擬驗證頻率合成器 ....................... 49
4.1 Advanced Design System系統使用簡介 ............... 49
4.1.1 Advanced Design System模擬設計步驟 ............. 49
4.2 Frequency Synthesizer暫態模擬驗證 ................ 55
4.2.1 相位頻率偵測器模擬結果 .......................... 55
4.2.2 充電幫浦模擬結果 ............................... 58
4.2.3 除頻器模擬結果 ................................. 61
4.2.4 頻率合成器暫態響應模擬結果 ...................... 64
4.3 Frequency Synthesizer相位雜訊模擬驗證 ............ 72
4.3.1 振盪器的相位雜訊貢獻之模擬 ...................... 72
4.3.2 除頻器的相位雜訊貢獻之模擬 ...................... 73
4.3.3 頻率合成器的相位雜訊模擬結果 .................... 76
4.4 特性與結果討論 ................................... 80
第五章以頻率合成器產生LTE射頻訊號之性能評估 ............ 82
5.1 誤差向量振幅值(Error Vector Magnitude) ........... 85
5.2 頻率合成器之相位雜訊對於OFDMA/SCFDMA訊號影響 ....... 88
5.3 頻率合成器之鎖定時間對於LTE Handover影響 ........... 92
第六章結論 .......................................... 95
參考文獻 ............................................. 96

參考文獻

[1] 劉深淵, 楊清淵, 鎖相迴路. 滄海書局. 2006
[2] 高曜煌, 射頻鎖相迴路IC設計. 滄海書局. 2005
[3] Dean Banerjee,“PLL Performance, Simulation, and Design”.4th
Edition.
[4] Ken Kundert,“Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesuzers”.
[5] Ching-Yuan Yang,“Phase-Locked Loop”.National Chung-Hsing University Department of Electrical Engineering.
[6] R. Poore. (2001, May.). Agilent EEs of EDA. “Phase noise and jitter”. Agilent Technologies.
[7] Fabrice Sthal, Serge Galliou, Nicolas Gufflet, and Marc Mourey,” Predicting Phase Noise in Crystal Oscillators”. ieee transactions on ultrasonics, ferroelectrics, and frequency control, vol. 52, no. 1, january 2005
[8] Sushil Subramanian,”Behavioral Time Domain Modeling of RF Phase-Locked Loops”.
[9] Denis Petrovic, Wolfgang Rave and Gerhard Fettweis,”COMMON PHASE ERROR DUE TO PHASE NOISE IN OFDM-ESTIMATION AND SUPPRESSION”.
[10]Erik Dahlman, Stefan Parkvall, and Johan Sköld, “4G LTE/LTE-Advanced for Mobile Broadband”.
[11]3GPP,”ETSI TS 136 133”.(V9.3.0)
[12]3GPP,”ETSI TS 136 104”.(V10.2.0)

指導教授

陳逸民(Yih Min Chen)

審核日期

2015-7-21

推文