基於馬賽克特性之低失真實體電路佈局保密技術

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：31

、訪客IP：18.223.241.150

姓名

蔡仁彰(Jen-Chang Tsai) 查詢紙本館藏

畢業系所

通訊工程學系在職專班

論文名稱

基於馬賽克特性之低失真實體電路佈局保密技術
(Low distortion layout secrecy based on character of mosaic)

相關論文

★ 多路徑傳輸控制協定下從無線區域網路到行動網路之無縫換手	★ 感知網路下具預算限制之異質性子頻段分配
★ 下行服務品質排程在多天線傳輸環境下的效能評估	★ 多路徑傳輸控制協定下之整合型壅塞及路徑控制
★ Opportunistic Scheduling for Multicast over Wireless Networks	★ 適用多用戶多輸出輸入系統之低複雜度比例公平性排程設計
★ 利用混合式天線分配之 LTE 異質網路 UE 與 MIMO 模式選擇	★ 基於有限預算標價式拍賣之異質性頻譜分配方法
★ 適用於 MTC 裝置 ID 共享情境之排程式分群方法	★ Efficient Two-Way Vertical Handover with Multipath TCP
★ 多路徑傳輸控制協定下可亂序傳輸之壅塞及排程控制	★ 移動網路下適用於閘道重置之群體換手機制
★ 使用率能小型基地台之拍賣是行動數據分流方法	★ 高速鐵路環境下之通道預測暨比例公平性排程設計
★ 用於行動網路效能評估之混合式物聯網流量產生器	★ Network Coding Aware Early Termination for Streaming over Multipath TCP

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

至系統瀏覽論文 ( 永不開放)

摘要(中)

在積體電路設計公司的最後一道關卡為積體電路佈局，意即將電路圖透過佈局軟體編修至可交予晶圓代工的電路佈局圖。在開發電路佈局圖歷程中，會因涉及智慧財產權而僅先提供馬賽克化的電路佈局圖(又稱為黑盒子)给予客戶端，客戶端在無法解析黑盒子的情況下，將委託代工廠協助確認電路佈局圖裡每一層多晶矽層及金屬層都可以通過晶圓代工廠所規範的密度確認，經檢驗完成後，再將完整電路佈局圖交予客戶端。然則，黑盒子在製作過程中必需兼具是否損及原始資料以及無法還原之特性。因此，本論文提出一種可以將電路佈局圖馬賽克化的方法，使供應商可以將帶有密度資訊的電路佈局圖，直接交給客戶端整合並且驗證密度測試，但卻無法辨識電路佈局圖的圖樣，更無法透過還原工程，盜取機密。

摘要(英)

Layout of integrated circuits (IC) is the final process in IC design house, by using IC layout editor tool to verify the design is complete and ready to send to semiconductor foundries. Because the layout process involves intellectual property rights, it is generally provided to the clients with a mosaic cellview (so-called black box); the clients might further provide the design to semiconductor foundries for detailed check due to their limited inspection abilities. The semiconductor foundries would confirm the poly silicon and metal on each layer meet certain criteria and regulation. Once the process is complete, the design house would provide the detailed layouts. However, the production of black box shall fulfill the characteristics of whether to damage the raw data and unable to recover.

Therefore, this dissertation offers a methodology of mosaic IC layouts, for suppliers to provide it to the clients with a certain amount of density information for inspection whilst not able to distinguish and recover the overall cellview to steal confidential data.

關鍵字(中)

★ 佈局
★ 密度
★ 保密

關鍵字(英)

論文目次

摘要 i
Abstract ii
誌謝 iii
目錄 iv
圖目錄 v
表目錄 vii
第一章緒論 1
1.1 研究動機 1
1.2 研究目的 3
1.3 論文架構 3
第二章文獻探討 4
2.1 矽智財的起源 4
2.2 矽智財的種類 5
2.3 化學機械研磨簡介 6
2.4 馬賽克在影像處理上的應用 7
第三章馬賽克加密技術 10
3.1 實體電路佈局加密技術 10
3.2 實體電路佈局加密流程 15
第四章實驗結果 19
4.1 實驗環境 19
4.2 實驗方法 19
4.3 實驗分析 22
第五章結論 39
參考文獻 40
附錄一 41

參考文獻

[1] Tian, R., D. F. Wong and R. Boone (2001) Model-based dummy feature placement for oxide chemical-mechanical polishing manufacturability. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 20(7), 902-910.
[2] He, L., A. B. Kahng, K. Tam and J. Xiong (2005) Simultaneous buffer insertion and wire sizing considering systematic CMP variation and random leff variation. Proceedings of the 2005 International Symposium on Physical Design, San Francisco, CA.
[3]Mentor Graphics 2014 User′s Guide, http://www.mentor.com
[4]Cadence 615 User′s Guide, http://www.cadence.com
[5] A. Finkelstein, and M. Range. “Image Mosaics,” Technical Report: TR-574-98, Computer Science Department, Princeton University, Princeton, U.S.A., 1998.
[6] SHIMADA, JUNICHI(2005) T.W. Patent No. 200527598
[7] HIROI, TAKASHI(2012) T.W. Patent No. 201237443
[8] A. B. Kahng, G. Robins, A. Singh, and A. Zelikovsky, “Filling algorithms and analyses for layout density control,” IEEE Trans. Comput.-Aided Design Integrated. Circuits and systems, vol. 18, no. 4, pp. 445–462, Apr. 1999.
[9] IPQA, IP Qualification Guidelines, 2003.
[10] 謝文淵(2004)，矽智財供應商經營模式之研究，國立臺灣大學商學研究所碩士論文。
[11] 曾瑜玉(2001)，技術知識商品的市場交易研究 – 以SIP(矽智財)產業為例，國立政治大學科技管理研究所碩士論文。
[12] 陳玉華(2002)，台灣SIP產業之發展模式分析，國立交通大學高階主管管理學程碩士論文。

指導教授

黃志煒

審核日期

2018-7-18

推文