以機器學習模型協助正確辨識混合訊號電路中電路區塊之方法

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：8

、訪客IP：3.22.77.34

姓名

郭?鍊(Chi-Lien Kuo) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

以機器學習模型協助正確辨識混合訊號電路中電路區塊之方法
(Correct Recognition of Building Blocks in Mixed-Signal Circuits Based on Machine Learning Model)

相關論文

★ 運算放大器之自動化設計流程及行為模型研究	★ 高速序列傳輸之量測技術
★ 使用低增益寬頻率調整範圍壓控震盪器之1.25-GHz八相位鎖相迴路	★ 類神經網路應用於高階功率模型之研究
★ 使用SystemC語言建立IEEE 802.3 MAC 行為模組之研究	★ 以回填法建立鎖相迴路之行為模型的研究
★ 高速傳輸連結網路的分析和模擬	★ 一個以取樣方式提供可程式化邏輯陣列功能除錯所需之完全觀察度的方法
★ 抑制同步切換雜訊之高速傳輸器	★ 以行為模型建立鎖相迴路之非理想現象的研究
★ 遞迴式類神經網路應用於序向電路之高階功率模型的研究	★ 用於命題驗証方式的除錯協助技術之研究
★ Verilog-A語言的涵蓋率量測之研究	★ 利用類神經模型來估計電源線的電流波形之研究
★ 5.2GHz CMOS射頻接收器前端電路設計	★ 適用於OC-192收發機之頻率合成器和時脈與資料回復電路

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

隨著積體電路製程的演進，混合訊號系統的電路設計變得越來越複雜，如何加速類比與數位訊號的模擬速度，是驗證系統晶片時極為重要的環節。以硬體描述語言建立類比電路的行為模型，可以有效率的進行混合訊號系統的驗證。如果能透過自動化的方式將每個類比電路轉換成對應的行為模型，便可以大幅降低類比部分的模擬時間，本論文發展出一套有效率的電路架構分析流程，可以自動的從電路特徵或是接線關係中萃取出混合訊號電路中的構成區塊。透過獨特的編碼方式可以準確的將Netlist電路中的數位和類比模型辨識出來並且替換成資料庫中所對應的行為模型。然而，在前人的論文中，可能會出現架構重疊的問題，因此本論文則透過機器學習模型，依據電路模擬結果和資料庫的相似度，準確地決定出電路所屬的架構，如實驗結果所示，可以有效提升辨識結果的準確性，並且可以減少額外的系統驗證工作。

摘要(英)

The design of analog/mixed-signal (AMS) integrated circuits is getting complex as technology advances. Speeding up AMS simulation becomes a key to solve the system verification issues for SOC designs. Building their behavioral models for analog circuit blocks by hardware description language is an efficient approach for verifying AMS systems. If each analog circuit can be transformed into their corresponding behavioral models automatically, the simulation time for the analog part can be greatly reduced. In this thesis, we have developed an efficient structure analysis flow that can extract the building blocks, no matter it is an analog block or digital block, in a mixed-signal design automatically based on given circuit specifications and netlist. Using a special encoding scheme, the digital and analog blocks in the netlist can be identified quickly and replaced by the behavior models built in the library. However, in previous works, the identified blocks may have overlap issues. In this thesis, we use machine learning model to help users determine the correct structure that each device belongs to based on the similarity of real simulation behaviors. As shown in the experiments, the efficiency and accuracy of the identification results can be improved to reduce the extra efforts for system verification.

關鍵字(中)

★ 架構辨識

關鍵字(英)

★ Structure recognition

論文目次

摘要 i
Abstract ii
致謝 iii
目錄 iv
圖目錄 vi
第一章、緒論 1
1- 1 研究動機 1
1- 2 問題定義 7
1- 3 論文結構 8
第二章、背景知識 9
2- 1 Spice電路格式 9
2- 2 電路架構介紹 12
2- 3 重疊電路架構介紹 13
2- 4 相關研究(Related Works) 13
2-4-1 SubGemini 14
2-4-2 Resource Management 15
2-4-3 DC Connect Component Partition Method 17
2-4-4 Analog Circuit Topological Feature Extraction 19
第三章、架構分析 21
3- 1 電路架構分析 21
3- 2 編碼(Encode) 22
3- 3 數位電路分析 24
3-3-1 子電路層級辨識 25
3-3-2 DC連線辨識 27
3- 4 類比電路分析 30
3-4-1 資料庫建立 30
3-4-2 類比架構辨識 31
3- 5 重疊電路架構分析 33
3-5-1 同型態重疊電路架構辨識 34
3-5-2 不同型態重疊電路架構辨識 35
3- 6 機器學習模型 37
3-6-1 類神經網路架構 38
3-6-2 激活函數(Activation Function) 39
3-6-3 輸入和輸出的定義 40
3-6-4 訓練資料(Training Data) 42
第四章、實驗結果與分析 43
4- 1 汲取電流式壓控震盪器(Current-Starved Voltage Control Oscillator) 43
4- 2 運算傳導放大器(Operational Transconductance Amplifier) 45
第五章、結論與未來目標 48
參考文獻 49

參考文獻

[1] http://www.cadence.com/eu/Documents/MicrosoftPowerPoint ToT2013openend.pdf
[2] https://verificationacademy.com/verification-horizons/october-2012-volume-8-issue-3/improving-analog-mixed-signal-verification-productivity
[3] P. Wambacq, F. Fernandez, G. Gielen, W. Sansen, and A. Rodriguez-Vazquez, “Efficient Symbolic Computation of Approximated Small-signal Characteristics” IEEE Journal. Solid-State Circuits, vol. 30, pages. 327–330, Mar 1995.
[4] 樓禹慷， “自動辨識混合訊號電路中數位區塊之方法”，中央大學碩士論文，July 2016
[5] 林慶和， “適用於類比電路區塊之解析式行為模型產生器及數位化建模技術”，中央大學碩士論文，Oct 2016
[6] 王?文， “適用於混合訊號設計的自動化電路區塊降為模型產生器” ，中央大學碩士論文，July 2014
[7] T. Massier, “The Sizing Rules Method for CMOS and Bipolar Analog Integrated Circuit Synthesis”, IEEE Computer-Aid Design of Integrated Circuit and Systems, December 2008.
[8] https://zh.wikipedia.org/wiki/SPICE
[9] CIC 國家晶片系統設計中心, “Hspice Tutorial”
[10] 宋伶彥，“用於類比電路行為模型產生器之非迴歸式模型校準方法”，中央大學碩士論文，June 2017
[11] Hao Li, Fanshu Jiao and Alex Doboli, “Analog circuit topological feature extraction with unsupervised learning of new sub-structures”, Design, Automation & Test in Europe Conference & Exhibition (DATE), 2016
[12] M. Ohlrich, C. Ebeling, E. Ginting, and L. Sather, “SubGemini: Identifying Subcircuits Using a Fast Subgraph Isomorphism Algorithm”, Proceedings of Design Automation Conference, pp. 31-37, June 1993.
[13] Z. Ling, and D. Y. Y. Yun, “An Efficient Subcircuit Extraction Algorithm by Resource Management” , 2nd International Conference on ASIC, pp. 9-14, Oct 1996.
[14] L. Huang, T. Y. Jiang, J. Y. Jou, H.L. Huang, “An Efficient Logic Extraction Algorithm Using Partitioning and Circuit-Encoding,” in Proceeding International Symposium on Circuits and Systems, 2004.
[15] N. P. Keng, and D. Y. Y. Yun, “A Planning /Scheduling Methodology for the Constrained Resource Problem”, Proceedings 1989 International Joint Conference on Artificial Intelligence, pp. 20-25, Aug 1989.
[16] http://si.secda.info/buss-math/index.php/2013-01-12-15-28-58/2012-09-23-07-08-48.
[17] https://nn.readthedocs.io/en/rtd/transfer.

指導教授

劉建男(Chien-Nan Liu)

審核日期

2018-7-27

推文