博碩士論文 105521059 詳細資訊




以作者查詢圖書館館藏 以作者查詢臺灣博碩士 以作者查詢全國書目 勘誤回報 、線上人數:21 、訪客IP:3.15.1.196
姓名 謝全禮(Chiuan-Li Hsieh)  查詢紙本館藏   畢業系所 電機工程學系
論文名稱 晶圓圖群集特徵加速運算演算法
(Improved Acceleration Algorithm for the Calculation of the Wafer Map Features)
相關論文
★ E2T-iSEE:應用於事件與情感狀態轉移排程器之編輯★ “偶”:具情感之球型機器人
★ 陣列區塊電容產生器於製程設計套件之評量★ 應用於數位家庭整合計畫影像傳輸子系統之設計考量與實現
★ LED 背光模組靜電放電路徑★ 電阻串連式連續參考值產生器於製程設計套件之評量
★ 短篇故事分類與敘述★ 延伸考慮製程參數相關性之類比電路階層式變異數分析器
★ 以電子電路觀點對田口式惠斯登電橋模擬實例的再分析★ 應用於交換電容ΔΣ調變電路之電容排列良率自動化擺置平台
★ 陣列MiM電容的自動化佈局★ 陣列MiM電容的平衡接點之通道繞線法
★ 氣象資訊達人★ 嵌入式WHDVI多核心Forth微控制器之設計
★ 應用於電容陣列區塊之維持比值良率的通道繞線法★ 使用於矽穿孔耦合分析之垂直十字鏈基板結構
檔案 [Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   至系統瀏覽論文 ( 永不開放)
摘要(中) 晶圓發生問題時,可分為隨機性或系統性這兩種錯誤,本文針對過去提出之迴力棒特徵圖,分析實際晶圓(WM-811K)發生問題時,是由上述何種錯誤產生所使用的演算法加以改良並進行加速。
隨著科技日益進步,所用的製程更先進,晶圓的大小以及產量也為之增加,因此,在建構迴力棒特徵圖須模擬更多數量、不同尺寸的隨機晶圓圖,筆者必須改善演算法並提升運算速度,以符合新的科技趨勢。
然而,建構迴力棒特徵圖的兩項重要參數—NBD(number of bad die)、NCL(number of contiguous line)之中的NCL,在先前的演算法中,根據定義用以制定演算法的過程上,制定了不當的搜尋策略,造成程式大規模耗時。隨機瑕疵種類以及晶圓尺寸同時增加,會使得時間呈非線性遞增,故本文在不違背原先定義的前提下,制定了一項新的搜尋策略,並設計新的演算法,改善模擬時間呈非線性遞增的問題。
新的搜尋策略不僅提供了詳細明確的搜尋規則,在制定演算法時,更能夠從中改善原先的運算速度,得到顯著加速,亦能將該演算法以各種不同程式語言實現。
摘要(英) When a problem occurring on a wafer, it can be divided into two kinds of errors, random and systematic. In the study, we use previously proposed boomerang chart to classify the problem of real wafer (WM-811K).
With the advancement of technology, the processes are more advanced, wafer size and quantity are also increased. Therefore, in the construction of boomerang chart, it is necessary to simulate a larger number and more different sizes of randomness wafer maps. We must improve the algorithm and increase the speed of the operation to meet the trend of technology.
However, NCL, one of the two important parameters of boomerang chart—NBD (number of bad die) and NCL (number of contiguous line), planned by a bad strategy in previous algorithm in the process of formulating the algorithm according to the original definition. Thus, it would cause time-consuming badly. When the number of random types increase and the wafer size becomes larger, the operation time would increase nonlinearly. Therefore, the research is going to develop a new search flow without violating the original definition and designs a new algorithms to improve the problem of increasing time in simulate larger randomness wafer map.
The new search strategy not only provides clear and detailed search rules, but also improves the speed of calculations larger randomness wafer map. When developing algorithms, it achieves significant acceleration. Furthermore, the algorithm can be easily implemented in various programming languages as well.
關鍵字(中) ★ 迴力棒特徵圖
★ 模擬時間
★ 加速
關鍵字(英)
論文目次 中文摘要 v
Abstract vi
誌謝 vii
目錄 viii
圖目錄 x
表目錄 xi
1. 簡介 1
1.1. 前言 1
1.2. 研究動機 2
1.3. 研究方法 3
1.4. 論文架構 4
2. 預備知識 5
2.1. 相關研究 5
2.2. 迴力棒特徵圖 7
2.2.1. 特徵參數 NBD、NCL 7
2.2.2. 原特徵參數搜尋方式 8
2.2.3. 特徵參數搜尋範例 9
2.2.4. 損壞晶粒良率 YBD 10
2.3. Poisson 機率模型 11
2.4. 迴力棒特徵圖共生效應 12
2.5. 實際晶圓(WM-811K) 13
3. 程式架構流程 14
3.1. 程式架構與流程 14
3.1.1. 設定模擬晶圓參數 15
3.1.2. 運算核心及建構迴力棒特徵圖 16
3.1.3. 晶圓圖分析隨機性 17
3.2. 原本演算法模擬時間分析 18
3.2.1. 流程時間分析 18
4. 改良的NCL搜尋方法與BA-19**演算法 22
4.1. NCL搜尋準則與定義 22
4.2. BA-12演算法分析 23
4.3. 本研究(BA-19**)演算法 23
4.3.1 改良的NCL搜尋步驟 24
4.3.2. 起始點搜尋規則(Starting point Search Rules) 25
4.3.3. NCL搜尋流程 26
4.3.4 晶圓圖資料與座標系統 29
4.4. W533 Counting Example 32
5. 結果比對與時間分析結果 35
5.1. 結果比對 35
5.2. NCL運算時間分析 37
第六章 結論 42
參考文獻 43
參考文獻 [1] J.E. Chen, M.J. Wang, Y.S. Chang, S.C. Shyu, and Y.Y. Chen, “Yield Improvement by Test Error Cancellation ”, Proceedings of the Fifth Asian Test Symposium (ATS’96), pp.258-262, Nov. 1996.
[2] C.K. Hsu, F. Lin, K.T. Cheng, W. Zhang, X. Li, J.M. Carulli, and K.M. Butler, “Test data analytics - Exploring spatial and test-item correlations in production test data”, in International Test Conference (ITC), pp.1-10, Sep. 2013.
[3] M.J. Wu, J.S.R. Jang, and J.L. Chen, “Wafer Map Failure Pattern Recognition and Similarity Ranking for Large-scale Datasets”, in IEEE Transactions on Semiconductor Manufacturing, vol.28, no.1, pp.1-12, Feb. 2015.
[4] F. Lin, C.K. Hsu, and K.T. Cheng, “Learning from Production Test Data: Correlation Exploration and Feature Engineering”, in Asian Test Symposium (ATS), pp.236-241, Nov. 2014.
[5] F. Lin, C.K. Hsu, and K.T. Cheng, “Feature engineering with canonical analysis for effective statistical tests screening test escapes”, in International Test Conference (ITC), pp.1-10, Oct. 2014.
[6] 林正田, “Wafer Map Analysis from a Random-Defect-Source Perspective” ,碩士論文,中央大學,2012.
[7] 曾國銓, “A Non-uniformly Distributed Defect Map Analysis by Quantification Model” ,碩士論文,中華大學,2013.
[8] 蕭寶威, “Wafer Map Analysis from Random Distributed Defects” ,碩士論文,中央大學,2016.
[9] 葉昱緯, “Application of Boomerang Chart to Real-World Mass Production Wafer Maps” ,碩士論文,中央大學,2016.
[10] 林威沅, “Verification of B-score Randomness by Synthetic Random Wafer Maps and Application to Special Patterns” 碩士論文,中央大學,2019.

[11] 黃昱凱, “Acceleration Core for the Calculation of the Randomness Features of Wafer Maps ” 碩士論文,中央大學,2019.
[12] 胡濠鑛, “ Consistency Analysis of Randomness Test for Rotating and Flipping Wafer Maps” 碩士論文,中央大學,2019.
[13] 鄭育典, “An Accelerated C-Core for Calculating the Cluster Number in Wafer Map Analysis” 碩士論文,中央大學,2018.
指導教授 陳竹一(Jwu-E Chen) 審核日期 2019-6-26
推文 facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu   
網路書籤 Google bookmarks   del.icio.us   hemidemi   myshare   

若有論文相關問題,請聯絡國立中央大學圖書館推廣服務組 TEL:(03)422-7151轉57407,或E-mail聯絡  - 隱私權政策聲明