適用於OFDM系統之可變長度快速傅立葉轉換處理器設計與實現

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：63

、訪客IP：3.144.6.223

姓名

王品鈞(Ping-chun Wang) 查詢紙本館藏

畢業系所

通訊工程學系

論文名稱

適用於OFDM系統之可變長度快速傅立葉轉換處理器設計與實現
(Design and Implementation of Variable-Length Fast Fourier Transform Processor in OFDM Systems)

相關論文

★ WiMAX基地台信號覆蓋實地量測與分析	★ 被動元件阻抗量測原理及實務
★ 正交分頻多工接收機中數位降頻器之低通濾波器設計	★ 適用於數位電視之里德所羅門編解碼硬體實作
★ 數位電視地面廣播系統之通道估測與等化器設計與實現	★ 數位電視地面廣播之數位基頻收發機即時軟體設計與實現
★ 數位電視地面廣播系統通道解碼之腓特比解碼器實現	★ 無線區域網路收發機之整合實現與測試
★ 以DSP處理器實現數位電視地面廣播系統發射機	★ 數位電視內接收機同步系統之設計與實現
★ AIS實體層(GMSK/FM)與資料鏈結層軟體無線電技術實現	★ 數位電視地面廣播系統內接收機之快速傅立葉轉換處理器研究與設計
★ 數位電視地面廣播之數位降頻器與再取樣器設計與實現	★ 軟體無線電任意基頻訊號接收機系統設計及實現
★ 陣列天線互耦及接收機增益與相位對波束合成器性能影響及校正研究	★ DVB-T數位電視廣播接收機之數位前端與同步系統設計與實現

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

快速傅立葉轉換(FFT)處理器被廣泛使用於正交分頻多工(OFDM)系統，且在不同應用的正交分頻多工系統中，快速傅立葉轉換處理的點數也不同。本論文中，將設計與實現一個可變長度的快速傅立葉轉換處理器，能適用於不同規格的正交分頻多工系統，譬如ADSL、DAB、DVB-T/H等。此可變長度之快速傅立葉轉換處理器以Radix-22演算法為基礎且使用單一路徑延遲回授(SDF)之管線架構實現。另外，雙轉子因子(Twiddle factor)的乘法以座標軸數位旋轉計算器(CORDIC) 並結合設計新的雙轉子因子產生方式，取代複數乘法器。架構中所需用到之記憶體以FPGA內部記憶體(Block Memory)來實現，達成節省硬體資源之目的。另外，針對OFDM系統如DVB-T，對FFT做定點數模擬分析性能，以降低硬體複雜度。最後透過Xilinx Virtex-II Pro XC2vP30-FF1152 FPGA來實現可變長度快速傅立葉轉換處理器電路，已驗證本論文所提之快速傅立葉轉換處理器架構

摘要(英)

Fast Fourier transform (FFT) processor has been widely used in OFDM system and the sizes of FFT operations is varied in different applications of OFDM system. In this thesis, we design and implement a variable-length FFT processor architecture suitable for different specifications of OFDM applications, such as asymmetric digital subscriber loop (ADSL), digital audio broadcasting (DAB) and digital video broadcasting-terrestrial/handheld (DVB-T/H), etc. The variable-length FFT processor base on a radix-22 algorithm and Single-Path Delay Feedback (SDF) of pipeline-based architecture. In addition, The twiddle factor multiplications use Coordinate Rotation Digital Computer (CORDIC) in place of complex multiplexer and design new twiddle factor generation method. It needs a lot of memory in the architecture, so we implement it by Block Memory in FPGA to achieve the goal that saving hardware resources. Finally, we implement a variable-length FFT processor with Xilinx Virtex-II Pro XC2vP30-FF1152 FPGA to verify the architecture that we proposed

關鍵字(中)

★ 快速傅立葉轉換
★ 座標軸數位旋轉計算器

關鍵字(英)

★ Fast Fourier Transform
★ OFDM
★ CORDIC

論文目次

中文摘要 i
英文摘要 ii
致謝 iii
目錄 iv
圖目錄 vi
表目錄 viii
第一章緒論 1
1-1 研究動機 1
1-2 正交分頻多工(OFDM)簡介 2
1-2-1 OFDM連續時間模型 2
1-2-2 OFDM離散時間模型 4
1-3 DVB-T系統規格與參數 5
第二章快速傅立葉演算法 6
2-1 簡介 6
2-2 雙轉子因子(Twiddle Factor) 7
2-3 離散傅立葉轉換與快速傅立葉轉換 9
2-4 Radix-2 DIF演算法 10
2-5 Radix-4 DIF演算法 13
2-6 Radix-22演算法 16
2-7 Radix-2/4演算法 18
2-8 Radix-2/8演算法 19
2-9 Radix-2/4/8演算法 21
2-10 結論 21
第三章 FFT硬體架構 23
3-1 簡介 23
3-2 Pipeline-based 快速傅立葉轉換之架構 23
3-3 單一路徑延遲回授(SDF)架構 24
3-3-1 單一路徑延遲回授(SDF)架構簡介 24
3-3-2 Radix-2 SDF架構 25
3-3-3 Radix-4 SDF架構 25
3-3-4 Radix-22 SDF架構[2] 26
3-4 多路徑延遲連接(MDC)架構 26
3-4-1 多路徑延遲連接(MDC)架構 26
3-4-2 Radix-2 MDC架構 26
3-4-3 Radix-4 MDC架構 27
3-4-4 Radix-22 MDC架構 27
3-5 Pipeline 架構之比較 27
第四章可變長度快速傅立葉硬體架構 30
4-1 簡介 30
4-2 硬體架構設計 31
4-2-1 座標軸數位旋轉計算器(CORDIC) 33
4-2-2 處理元件 (PE) 40
4-2-3 處理元件控制邏輯單元 (PE CLU) 41
4-2-4 雙轉子因子產生單元 (Twiddle factor Generator) 46
4-2-5 區塊記憶體 (Block memory) 與位址產生器(AG) 48
4-3 定點數模擬(Fixed-point simulation) 50
第五章硬體實現 54
5-1 設計流程 54
5-2 核心元件與埠腳定義 55
5-2-1 快速傅立葉轉換器元件時序圖 56
5-3 驗證平台與實錄結果 58
第六章結論 63
參考文獻 64

參考文獻

[1] ETSI, “Digital Video Broadcasting (DVB)；Framing structure, Channel coding and Modulation for Digital Terrestrial Television,” ETSI EN 300 744 v1.5.1,2004
[2] S. He and M. Torkelson, “Designing Pipeline FFT Processor for OFDM (de)Modulation,” in Proc. URSI Int. Symp. Signals, Systems, and Electronics, vol.29, Oct.1998,pp.257-262.
[3] Sang Yoon Park, Nam Ik Cho, Sang Uk Lee, Kichul Kim, Jisung Oh, “Design of 2K/4K/8K-point FFT processor based on CORDIC algorithm in OFDM receiver” in IEEE Communications, Computers and signal Processing, Vol.2, pp. 457-460, Aug. 2001.
[4] Jen-Chih Kuo, Ching-Hua Wen, Chih-Hsiu Lin, An-Yeu(Andy) Wu, “VLSI Design of a Variable-Length FFT/IFFT Processor for OFDM-Based Communication Systems,” in EURASIP Journal on Applied Signal Processing 2003:13, 1306-1316.
[5] Hu, Y.H.: “The Quantization effects of CORDIC algorithm,” IEEE Trans. Signal Process., 1992, Vol.40, No. 4, pp. 834-844.
[6] Stefan Johansson, S. He and Peter Nilsson, “Wordlength optimization of a Pipeline FFT Processor,” In Proc. Symp. Circuits and Systems, Vol.1, pp.501-503, Aug. 1999.
[7] Heiko Schmidt and Karl-Dirk Kammeyer, “Quantization and its effects on OFDM concepts for Wireless Indoor applications,”
[8] Y.-T. Lin, P.-Y. Tsai and T.-D. Chiyeh, “Low-power variable-length fast Fourier transform processor,” IEEE Proc.-Computer. Digit. Tech., Vol. 152, No. 4, pp 499-506, July 2005.
[9] Bass, B.M.: “A low-power, high-performance, 1024-point FFT processor,” IEEE J. Solid-State Circuits, 1999, Vol. 34, (3), pp. 380-387
[10] Chung-Ping Hung, Sau-Gee Chen and Kun-Lung Chen, “Design of an efficient
variable-length FFT processor,” IEEE ISCAS, Vol. 2, pp. 833-836, May 2004.
[11] Yu-Wei Lin, Hsung-Yu Liu, and Chen-Yi Lee, “A Dynamic Scaling FFT Processor for DVB-T Applications.” IEEE Journal of solid-state circuits. Vol. 39, No. 11, November 2004.
[12] Wei-Hsin Chang, Truong Nguyen, “An OFDM-specified lossless FFT architecture,” IEEE Transactions on circuits and systems -I: Regular papers, Vol. 53, No. 6, JUNE 2006
[13] Chua-Chin Wang, Jian-Ming Huang, and Hsian-Chang Cheng, “A 2K/8K Mode
Small-Area FFT Processor for OFDM Demodulation of DVB-T Receivers, ”IEEE
Transactions on Consumer Electronics, Vol. 51, No. 1, pp. 28-32, February 2005.
[14] Sang Yoon Park and Nam Ik Cho, “Fixed-point error analysis of CORDIC processor base on the variance propagation formula,” IEEE Trans. on Circuits and System, Vol. 51, No. 3, March 2004

指導教授

陳逸民(Yih-Min Chen)

審核日期

2007-7-5

推文