English  |  正體中文  |  简体中文  |  Items with full text/Total items : 67621/67621 (100%)
Visitors : 23078815      Online Users : 418
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Tips:
  • please add "double quotation mark" for query phrases to get precise results
  • please goto advance search for comprehansive author search
  • Adv. Search
    HomeLoginUploadHelpAboutAdminister Goto mobile version


    Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/42576


    Title: 鍺量子點元件之研製與物理分析---子計畫一:鍺單電子/電洞電晶體之製作與物理特性研究(I);Ge Single-Electron/Hole Transistors---Physics and Fabrications(I)
    Authors: 李佩雯
    Contributors: 電機工程系
    Keywords: 材料科技;物理類
    Date: 2005-07-01
    Issue Date: 2010-11-30 17:02:25 (UTC+8)
    Publisher: 行政院國家科學委員會
    Abstract: 本計畫提案:研究發展以選擇性氧化單晶矽鍺的技術來形成鍺奈米量子點,進而製作鍺單電子、電洞電晶體;設計單電子/電洞元件結構及製程最佳化並探討元件特性,以提昇單電子/電洞電晶體之操作溫度至室溫。隨著CMOS 製程技術進入奈米時代,矽基材單電子電晶體的研究已不再侷限於理論模擬與計算。近年來歐美日等研究機構相繼投入單電子電晶體的研發,許多顯著的成果已陸續發表與報導。然而由於不易製作小於10nm 的量子點與精確地掌控其量子結構的大小,單電子電晶體的應用始終受限於其極低的操作溫度(<<300K)。一般製造矽基材單電子電晶體之方式需利用超高解析度之電子束微影技術、複雜的製程與特殊的閘極設計等來縮小量子點的尺寸,但這通常伴隨著高成本與製程不易掌控且再現性低等缺點。在本計畫中,我們擬利用矽鍺合金中的矽與鍺在高溫氧化環境中之氧化速率不同,而且鍺原子將自氧化物中釋放出來並埋藏於氧化物與矽鍺合金之介面的特性,來製造奈米尺寸的鍺量子點。如此所形成的鍺量子點之大小並非由電子束微影技術所決定,而是取決於鍺原子的釋放與彼此間的聚集,因此可突破目前一般單電子電晶體製作技術中微影與蝕刻技術的瓶頸。另外相較於同樣大小的矽量子點,鍺量子點因有較小的能隙與較輕的載子等效質量,因此可提供較佳的載子侷限與較大的分立能階。這些特性對於提昇單電子 /電洞電晶體的操作溫度、降低穿隧電流及訊號/雜訊比而言是非常重要的。最重要的是這種製程方法完全與目前的CMOS 元件的製程技術相容且與未來的ULSI 積體電路發展的導向是相符合的。在此我們提出三年期計畫,研究鍺量子點與單電子/電洞電晶體的製作及物理特性,主要研究目標為: (I)製作奈米量子點與室.單電子/電洞電晶體及量子反向器與(II) 檢測奈米量子點的電子能結構與研究零維度系統的物理特性。我們擬利用選擇性氧化單晶矽鍺的方式來製造鍺量子點。如此所形成的鍺量子點之尺寸取決於被釋放出鍺原子的多寡與彼此間的聚集程度,因此我們將有系統地利用穿透式電子顯微鏡(TEM)與x 射線繞射(XRD)等方法來分析與歸納各個製程參數對量子點結構、大小與分佈之影響,並從而建立穩定形成奈米鍺量子點的最佳化製程條件。我們將建立奈米量子點能階檢測技術,包含以光激發(PL)、電激發(EL)與橢圓儀來檢測奈米量子點的電子能結構。利用所發展的奈米量子點技術,我們亦將研究發展製作單電子/電洞電晶體所需的關鍵製程技術:如電子束微影、電漿乾蝕刻技術與奈米歐姆接觸技術,以利第二年製作單電子/電洞室溫電晶體。量子點尺寸大小的掌控、元件的佈局、閘極設計與如何有效地降低寄生效應如閘-源極/閘-汲極電容與阻值將是研究的重點。同時,量測單電子/電洞電晶體的直流/射頻電性特性與分析探討電子/電洞在量子點內的穿隧機制等亦是重要的研究主題。以變溫的方式來量測鍺單電子/電洞電晶體之電氣特性以瞭解溫度效應對元件特性的影響並確立元件最佳的溫度工作區間,第三年我們將整合積體化單電子電晶體與單電洞電晶體來實現量子反邏輯閘。我們希冀能藉此計畫之執行來建立量子電腦的基礎關鍵製作技術。實驗的結果將與子計畫二共享奈米量子點與奈米圖案製程經驗且子計畫三的理論模型相結合進一步研究探討零維度系統的物理特性及應用。本計畫之目的在於開發創新且與現行CMOS 製程相容的奈米製程技術以製作出可於室溫操作的實用鍺量子點單電子/電洞電晶體與反邏輯閘電路。 研究期間:9308 ~ 9407
    Relation: 財團法人國家實驗研究院科技政策研究與資訊中心
    Appears in Collections:[電機工程學系] 研究計畫

    Files in This Item:

    File Description SizeFormat
    index.html0KbHTML182View/Open


    All items in NCUIR are protected by copyright, with all rights reserved.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback  - 隱私權政策聲明