電遷移對覆晶元件銲點之影響(I); The Effects of Electromigration on Flip-Chip Solder Joints(I)

NCU Institutional Repository > 工學院 > 化學工程與材料工程學系 > 研究計畫 > Item 987654321/42708

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/42708

題名:	電遷移對覆晶元件銲點之影響(I);The Effects of Electromigration on Flip-Chip Solder Joints(I)
作者:	高振宏
貢獻者:	化學工程與材料工程系
關鍵詞:	電遷移;覆晶;current crowding;銲點;材料科技
日期:	2006-07-01
上傳時間:	2010-12-06 15:03:33 (UTC+8)
出版者:	行政院國家科學委員會
摘要:	隨著電子產品往輕、薄、短、小發展，封裝方式也有明顯的改變，封裝形態往高I/O 密度封裝發展。於新型態封裝技術中，覆晶（ flip-chip）封裝技術佔有極大的技術優勢，勢必成為未來封裝技術主流。覆晶封裝之銲點直徑目前約為100μm，未來更將縮小到50μm。以50μm 之銲點而言，當通過銲點之電流為0.2 安培（A）時，此時通過銲點之電流密度將高達 104 A/cm2。雖然此一電流密度仍小於Cu 或Al interconnect 內之電流密度 (105-106 A/cm2 )，但因銲料的熔點很低(約在183-230 oC 間)，此時電遷移效應已會對銲點的可靠性造成影響。1998 年Brandenburg and Yeh 研究發現， eutectic SnPb 銲料施加電流密度8 ×103 A/cm2 於150℃ 環境下經過數百小時後，電遷移效應已對銲點可靠度造成影響[1]。其主要失效機制是在cathode 附近之銲料內生成voids，這些voids 進而造成短路。由於此一結果， 1999 年International Roadmap for Semiconductor Technology 建議銲點中之電遷移現象需列入設計電子封裝時提升可靠度之考量[2]。目前文獻結果中所發現flip-chip 因electromigration 之失效機制皆是在cathode 附近之銲料內生成voids，這些voids 進而造成斷路[1,3,4]，並未討論UBM (Under Bump Metallurgy) 所受到electromigration 之影響。最近本實驗室的研究成果顯示UBM 亦會受到電遷移效應的影響[5-12]，進而導致失效。此一嶄新的失效機制在與UCLA 之K. N. Tu 教授（中研院院士）討論後，確認此一現象乃第一次實驗証實current crowding 現象會導致UBM 快速溶解，造成失效。此一結果在國外會議發表時[11,12]，亦引起與會人士矚目，包括Intel, Motorola, Delphi 等公司研究人員皆趨前索取相關資料。本計畫之目的是更深入探討此一新electromigration 失效機制，探討項目將包含：(1)電流密度及溫度對此一機制的影響，(2) 不同UBM 材質及設計抑制UBM dissolution 之相對效果，(3)探討不同銲料材質對失效機制的影響。上述目標若能順利達成，不但對工業界解決electromigration 問題有實質幫助，亦對吾人更進一步瞭解electromigration 此一基礎有所幫助，在學術研究上做出貢獻。研究期間：9408 ~ 9507
關聯:	財團法人國家實驗研究院科技政策研究與資訊中心
顯示於類別:	[化學工程與材料工程學系 ] 研究計畫

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	353	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing

資料載入中.....