奈米IC設計之前瞻電子設計自動化技術---子計畫一：適用於設計空間探索之系統層級功率分析平台之研究(I); Study on ESL Power Analysis Platform for Design Space Exploration(I)

NCUIR > College of Electrical Engineering & Computer Science > Department of Electrical Engineering > Research Project > Item 987654321/45939

Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/45939

Title:	奈米IC設計之前瞻電子設計自動化技術---子計畫一：適用於設計空間探索之系統層級功率分析平台之研究(I);Study on ESL Power Analysis Platform for Design Space Exploration(I)
Authors:	劉建男
Contributors:	電機工程學系
Keywords:	功率消耗估測;功率模型;系統設計方法;設計空間探索;電子電機工程類
Date:	2008-07-01
Issue Date:	2010-12-28 15:53:55 (UTC+8)
Publisher:	行政院國家科學委員會
Abstract:	當製程邁入奈米(nanometer)時代，單一晶片上能夠容納的電晶體數目將大幅增加，將整個系統放入單一晶片的系統晶片(SOC)設計，似乎是必然的趨勢。因此，設計的方法上也必須做適當的調整，在系統層級(ESL)就開始做各種設計的最佳化，並確認整合之後的系統符合所需，才能提升設計的效率，在有限的時間中完成如此複雜的設計。除了電路的效能與面積之外，系統整體的功率消耗，也是目前大家最關心的問題之ㄧ。目前來說，以功率模型(power model)為基礎的功率估測方式，似乎是最適合用在SOC 的設計環境當中，可以根據不同的輸入狀況，快速地提供此功能區塊對應的功率消耗大小。但是現存的功率模型若是應用到系統層級的設計環境當中，仍然還有相當多的困難，而且一個系統之中通常包含了各種性質不同的功能區塊(IP)，如何針對各種區塊的性質差異，建立適合的ESL 功率模型，也是一個需要深入探討的課題。因此，在這個三年期計畫之中，我們希望能利用本研究群之前發展功率模型的經驗，發展一套建立系統層級功率模型的方法，針對各種性質不同的功能區塊(IP)，都能有對應的解決方案。有了這些功率模型，我們便能將其整合成一個系統層級的功率消耗分析平台，在系統層級(ESL)的功能模擬之中，同時動態地提供對應的功率消耗大小，以解決系統設計方法中的功率消耗估測問題。在系統層級的設計方法之中，最關鍵的步驟就是設計空間探索(design space exploration)，設法找出一個最好的設計架構，能夠在系統的效能、面積以及功率消耗之間，取得一個適當的平衡。由於這個步驟通常只是根據事先蒐集的一些測試數據 (profiling data)，直接計算出最佳的設計架構，而不再進行系統的模擬，因此，針對功率消耗這項參數來說，如果我們能把之前利用功率模型所求得的動態分析結果，準確地轉化成設計空間探索所需的功耗資訊，就能提供更準確地評估結果，找出最合適的低功率設計架構。這不只是提供一個平均功率消耗的數字而已，而是必須隨著這個功能區塊在系統中的使用狀況做調整，才能提供給設計者較為準確的判斷。因此，在這個三年期計畫的後期，我們希望能夠將之前發展的ESL 功率模型整合至現有的設計空間探索平台之中，並搭配適當的CAD algorithm，快速地完成低功率系統的最佳化設計，以進一步提昇整個SOC 系統的設計效率。研究期間：9608 ~ 9707
Relation:	財團法人國家實驗研究院科技政策研究與資訊中心
Appears in Collections:	[Department of Electrical Engineering] Research Project

Files in This Item:

File	Description	Size	Format
index.html		0Kb	HTML	309	View/Open

社群 sharing

Loading...