透過乾式蝕刻製作新型鍺全包覆式閘極電晶體元件;Dry etching process for Ge Gate-All-Around FETs on Si manufacturing

NCU Institutional Repository > 工學院 > 機械工程學系碩士在職專班 > 博碩士論文 > Item 987654321/53819

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/53819

题名:	透過乾式蝕刻製作新型鍺全包覆式閘極電晶體元件;Dry etching process for Ge Gate-All-Around FETs on Si manufacturing
作者:	鄭英宗;Cheng,Ying-Tsung
贡献者:	機械工程研究所碩士在職專班
关键词:	鍺;乾式蝕刻;全包覆式元件;環繞式閘極電晶體;GeSi;Gate-All-Around;GAA;Dry etching
日期:	2012-07-18
上传时间:	2012-09-11 18:16:59 (UTC+8)
出版者:	國立中央大學
摘要:	電漿技術在半導體製程中廣泛被應用，例如乾式蝕刻(dry etching)、薄膜沈積、去光阻等等都與電漿技術相關。隨著半導體工業的技術的進步積體電路的尺寸越做越小，所以蝕刻製程是否能精準完成微影中預定圖案轉移，為一個重要的製程。本論文中先在 TEL DRM機台內使用八氟環丁烷(C4F8)、三氟甲烷(CHF3) 、氯氣(Cl2) and溴化氫(HBr)等氣體來進行氧化矽與鍺金屬電漿蝕刻，研究其蝕刻率、均勻度與電漿蝕刻設備參數的關係。再利用這些機台製程參數來開發出一種新型鍺全包覆式閘極電晶體元件(Ge Gate-All-Around FETs)，並藉由蝕刻技術來達到消除界面失配差排(Misfit dislocations)，或結合反覆式退火(Cyclic thermal annealing)，進ㄧ步降低線差排 ( Threading dislocations )，使之達到高品質鍺懸浮單晶結構，根據此結構可製作具有極佳閘門(Gate)控制和電性表現的新型鍺全包覆式立體結構閘極電晶體。A novel process to etch away the dislocated Ge near Ge/Si interface from blanket Ge grown on SOI can solve the loading effect in the selective growth, achieve better gate control by gate all around with larger effective width (Weff) as compared to rectangular fin, and have good isolation due to nothing between Ge channel and SOI as well as the valence band discontinuity to keep holes away from Si at source and drain. By dislocation removal, the defect-free Ge channel can be formed on nothing. The device process is also expectedly applicable for bulk FinFET on nothing with similar performance.
显示于类别:	[機械工程學系碩士在職專班 ] 博碩士論文

文件中的档案:

档案	描述	大小	格式	浏览次数
index.html		0Kb	HTML	1228	检视/开启

在NCUIR中所有的数据项都受到原著作权保护.

社群 sharing

数据加载中.....