English  |  正體中文  |  简体中文  |  Items with full text/Total items : 67621/67621 (100%)
Visitors : 23042672      Online Users : 373
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Tips:
  • please add "double quotation mark" for query phrases to get precise results
  • please goto advance search for comprehansive author search
  • Adv. Search
    HomeLoginUploadHelpAboutAdminister Goto mobile version


    Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/57180


    Title: 構裝計畫-部分掃描的多晶片模組接線測試;Testing and Built-in Self Test Methodology of Partially Scanned MCM Interconnects
    Authors: 蘇朝琴
    Contributors: 中央大學電機工程學系
    Keywords: 電子電機工程類;多晶片模組;接線測試;自我測試;徵候測試;階層測試;Multichip module;Interconnect testing;Built-in self test syndrome test;Hierarchical test
    Date: 1995-09-01
    Issue Date: 2012-10-01 15:15:40 (UTC+8)
    Publisher: 行政院國家科學委員會
    Abstract: 本計畫提出一針對只具部分邊界掃描MCM的 測試及自我測試方法.我們將會根據本計畫的 結果,設計一個自我測試模組送達CIC,或藉由FPGA 進行電路實做.對沒有邊界掃描的晶片而言,控 制性與觀測性相當低是最大的困難.因此我們 將利用NSC-81計畫(階層式測試信號產生器)所製 作的工具軟體來產生部分測試向量,在此部分 向量之下,所欲測試的接線及晶片輸出入接腳, 則成為"徵候可測試"(Syndrome testable).因此自我 測試的硬體設計可以變得較為簡單.此計畫的 主要工作則包括了MCM的階層式測試的轉換,微 候可測試性的評估及測試硬體設計與簡化. ; 研究期間 8308 ~ 8407
    Relation: 財團法人國家實驗研究院科技政策研究與資訊中心
    Appears in Collections:[電機工程學系] 研究計畫

    Files in This Item:

    File Description SizeFormat
    index.html0KbHTML178View/Open


    All items in NCUIR are protected by copyright, with all rights reserved.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback  - 隱私權政策聲明