中大機構典藏-NCU Institutional Repository-提供博碩士論文、考古題、期刊論文、研究計畫等下載:Item 987654321/69219
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 80990/80990 (100%)
造访人次 : 42409936      在线人数 : 1145
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/69219


    题名: LTE下行鏈路發射機與接收機之FPGA實現;Design and Implementation of LTE Downlink transceiver with FPGA
    作者: 詹佳維;Chan,Chia-Wei
    贡献者: 通訊工程學系
    关键词: 接收機;發射機;長期演進技術;LTE;Downlink;OFDMA
    日期: 2015-10-20
    上传时间: 2015-11-04 17:50:38 (UTC+8)
    出版者: 國立中央大學
    摘要: 在第四代通訊技術中長期演進技術(Long Term Evolution,LTE)占有十分重要的地位,並隨著LTE技術的日益成熟出現了改良版的LTE Advanced(LTE-A)。在LTE-A中以多重載波聚合技術、結合多天線MIMO技術,大幅的提升傳輸速度。LTE中的下行鏈路為正交分頻多重存取(Orthogonal Frequency Division Multiple Access,OFDMA)系統,此系統正是由正交分頻多工(Orthogonal Frequency Division Multiplexing,OFDM)演進而來,可使頻譜效益增加。本篇論文中對於LTE訊號的傳輸以軟體模擬進行探討並進一步以硬體方式實現。

    在硬體中以Verilog硬體描述語言設計並實現LTE下行鏈路的發射機與接收機,而平台上使用FPGA(Field Programmable Gate Array)板子實現。發射機訊號處理模組中設計了串列與並列轉換處理器、星座圖映射器、參考訊號與主同步訊號置入器、子載波擺放器、反快速傅利葉轉換器以及循環字首置入器。在接收機方面的模組包括了訊號同步器(包括符元時間、載波頻率)、快速複利葉轉換器、子訊框同步器、通道估測以及通道等化器。;LTE(Long Term Evolution) plays an important role in the fourth generation of mobile phone and mobile communication technology. Moreover, LTE technologies is getting mature enough to develop LTE Advanced(LTE-A) technology. It speeds up transmission by using Carrier Aggregation and MIMO technology. On the downlink transmission, the LTE system uses OFDMA(Orthogonal Frequency Division Multiple Access) technology, which is derived from OFDM(Orthogonal Frequency Division Multiplexing). It can increase spectrum efficiency. In this thesis, we simulated LTE signal transmission with MATLAB software and tabulated the real transceiver with hardware technology.

    In hardware, we use verilog hardware description language to conduct design and implement LTE downlink transceiver. On platform, we use FPGA(Field Programmable Gate Array) board. The transmitter includes parallel-to-serial processor, constellation mapper, reference signal and primary synchronization signal inserter, subcarrier placer, IFFT processor and cyclic prefix inserter. The receiver includes signal synchronizer(includes symbol and subcarrier frequency), FFT processor, subframe synchronizer, channel estimator and channel equalizer.
    显示于类别:[通訊工程研究所] 博碩士論文

    文件中的档案:

    档案 描述 大小格式浏览次数
    index.html0KbHTML365检视/开启


    在NCUIR中所有的数据项都受到原著作权保护.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明