English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 63753/63753 (100%)
造訪人次 : 18636221      線上人數 : 136
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/76259


    題名: 負電容場效電晶體於超低功耗應用之研究與分析;Investigation and Analysis of Negative Capacitance Fets for Ultra-Low Power Applications
    作者: 胡璧合
    貢獻者: 國立中央大學電機工程學系
    關鍵詞: 電子電機工程;負電容場效電晶體;邏輯電路;變異度;可靠度;鐵電材料;Negative capacitance FET (NCFET);Logic;Variability;Reliability;Ferroelectric layer
    日期: 2018-08-01
    上傳時間: 2018-05-02 17:19:21 (UTC+8)
    出版者: 科技部
    摘要: 在此計晝中,我們將對負電容場效電晶體及其邏輯電路,包含靜態及動態邏輯電路,其元 件及電路的變異度及可靠度進行全面性的分析及研究。我們將研究鐵電層(Ferroelectric layer) 的材料參數,包含剩餘極化(Remanent polarization)、橋頑電場(Coercive electric field)及鐵電層 厚度,對負電容場效電晶體及邏輯電路之影響。我們也將研究鐵電材料搭配不同的元件結構, 如平面式場效電晶體、超薄層場效電晶體及鮨狀場效電晶體的元件及電路特性。本質製程變 異度將考慮隨機摻雜擾動(Random dopant fluctuation)、線邊緣粗糙(Line-Edge-Roughness)及功 函數變異(Work Function Variation),對元件及邏輯電路的影響。可靠度將研究隨機電報雜訊 (Random telegraph noise)的影響。在第一年裡,我們將建立負電容場效電晶體的數值模擬架構; 接著在第二年,我們將延伸第一年的模擬架構,利用查找表(lookup table)的Verilog-A模型, 建立負電容場效電晶體的電路模擬架構。第三年將發展適用於超低功耗的可容忍變異度及可 靠度(Variability and reliability-tolerant)的負電容場效電晶體元件及電路共同設計,以提升負電 容場效電晶體的能量效率(Energy efficiency)。
    關聯: 財團法人國家實驗研究院科技政策研究與資訊中心
    顯示於類別:[電機工程學系] 研究計畫

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML52檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋  - 隱私權政策聲明