English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 64745/64745 (100%)
造訪人次 : 20472625      線上人數 : 282
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/8108


    題名: 覆晶技術應用於毫米波積體電路
    作者: 郭哲均;che-chun kuo
    貢獻者: 通訊工程研究所
    關鍵詞: 共平面波導濾波器;毫米波積體電路;覆晶封裝;CPW filters;MMIC;FlipChip
    日期: 2005-06-10
    上傳時間: 2009-09-22 11:18:20 (UTC+8)
    出版者: 國立中央大學圖書館
    摘要: 本論文成功利用覆晶式封裝技術(Flip Chip)成功研發出覆晶式微波積體電路( Flip Chip Microwave Integrated Circuit),所設計的電路中有20GHz 放大器 13.2GHz 振盪器,其放大器模擬約在20GHz有14dB的增益,量測增益為10dB,其振盪器模擬的頻譜在13.2GHz有10dBm的振盪功率,其量測大約漂到10GHz有0dBm的振盪功率。 本論文又提供了30GHz全新縮小型低通濾波器(1.49mm x 1.6mm),大大改善歩階式阻抗低通濾波器(Step Impedance)耗費大量面積(2.35mm x 1.6mm),並且有更好的電路特性其縮小型S21於40GHz為-31dB傳統歩階式S21於40GHz為-22dB。 在30GHz帶通濾波器我們提供了一個較為窄頻5GHz頻寬的,以及一個基本型和其對照ACPS(Asymmetric Coplanar Striplines),縮小面積佈局的帶通濾波器 我們還研發主動電路的實現,利用CPW設計28GHz低雜訊放大器31GHz功率放大器,其增益模擬18dB於28GHz NF2.4dB,實際量測 16dB於26GHz NF3dB CPW設計的功率放大器其模擬增益18dB於31GHz,Pae於1dB 23%,Pout 20dBm,實際量測增益15dB於31GHz,Pout19dBm,Pae於1dB 20%
    顯示於類別:[通訊工程研究所] 博碩士論文

    文件中的檔案:

    檔案 大小格式瀏覽次數
    0KbUnknown761檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋  - 隱私權政策聲明