English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 80990/80990 (100%)
造訪人次 : 42119884      線上人數 : 1386
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/92870


    題名: LPDDR5 基板電路高速訊號完整性分析;High-Speed Signal Integrity Analysis of LPDDR5 Substrate
    作者: 陳俊甫;Chen, Chun-Fu
    貢獻者: 通訊工程學系在職專班
    關鍵詞: LPDDR;訊號完整性;LPDDR;Signal Integrity
    日期: 2023-07-11
    上傳時間: 2024-09-19 16:25:02 (UTC+8)
    出版者: 國立中央大學
    摘要: 近年來電子產品講求輕、快、薄,加上AI的崛起,記憶體也需要更快的存取速度,而低功率記憶體進入到第五代的技術,工作頻率也更加的快速,在高頻下,訊號完整性的問題更加的重要。
    本論文會針對三個部份來進行討訊號完整性討論,第一部分為封裝型型態對於訊號完整性的影響,第二部分為基板結構設計對於訊號完整性的影響,第三部分為Layout設計對於訊號完整性的影響,透過這三部分的研究來找出第五代低功率記憶體的基板設計方向。;In recent years, e lectronic products emphasize lightness, fast, and
    thinness. With the rise of artificial intelligence, memory also needs to be
    accessed faster. Low power memory has entered the fifth generation of
    technology and operates more frequently. At high frequencies , signal
    integrity becomes more important.
    This article discusses signal integrity in the following three aspects.
    The first part examines the effect of package type on signal integrity. The
    second part focuses on the impact of substrate structure desi gn on signal
    integrity. Finally, the third part examines the impact of layout design on
    signal integrity. Through these three studies, we aim to determine the
    substrate design direction for the fifth generation of low power memory.
    顯示於類別:[通訊工程學系碩士在職專班 ] 博碩士論文

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML19檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明