以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：81

、訪客IP：3.145.77.195

姓名	施玟旭(Wen-hsu Shih)  查詢紙本館藏	畢業系所	電機工程學系
論文名稱	三維空間環繞式閘極電晶體之模擬級分析 (Analysis and simulation of 3-D Gate-All-Around Transistor)
相關論文	★ 表面電漿共振效應於光奈米元件之數值研究 ★ 金氧半電容元件的暫態模擬之數值量測 ★ 雙載子電晶體在一維和二維空間上模擬的比較 ★ 改善後的階層化不完全LU法及其在二維半導體元件模擬上的應用 ★ 一維雙載子接面電晶體數值模擬之驗證及其在元件與電路混階模擬之應用 ★ 階層化不完全LU法及其在準靜態金氧半場效電晶體電容模擬上的應用 ★ 探討分離式簡化電路模型在半導體元件模擬上的效益 ★ 撞擊游離的等效電路模型與其在半導體元件模擬上之應用 ★ 二維半導體元件模擬的電流和電場分析 ★ 三維半導體元件模擬器之開發及SOI MOSFET特性分析 ★ 元件分割法及其在二維互補式金氧半導體元件之模擬 ★ 含改良型L-ILU解法器及PDM電路表述之二維及三維元件數值模擬器之開發 ★ 含費米積分之高效率載子解析模型及其在元件模擬上的應用 ★ 量子力學等效電路模型之建立及其對元件模擬之探討 ★ 適用於二維及三維半導體元件模擬的可調變式元件切割法 ★ 整合式的混階模擬器之開發及其在振盪電路上的應用
檔案	[Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載] 本電子論文使用權限為同意立即開放。 已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。 請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。
摘要(中)	本篇論文中，我們將探討如何利用三維元件模擬器進行環繞式閘極電晶體的元件性模擬。利用環繞式閘極本身的特性，做四分之一等效切割，在不影響元件本身特性下進行模擬且大幅提升模擬速度。接著透過這樣的模擬方式，我們改變環繞式閘極電晶體其通道面積，分析通道內形成部分空乏及完全空乏之現象，討論這樣的現象對環繞式閘極之臨限電壓影響。最後分析環繞式閘極應用於無接面通道與傳統通道之特性比較，介紹兩種通道的操作原理，進而分析兩種通道如何選用Poly-Gate，最後改變各參數觀察對兩種通道的影響程度。
摘要(英)	In this thesis, we use the three-dimensional device simulation to simulate the gate-all-around MOSFET device characteristics. Using the gate-all-around MOSFET characteristics, we cut the full device into one fourth device to speed up the simulation. Then ,we study the dependance of threshold voltage on the substrate thickness in the gate-all-around MOSFET. At last , we analyze characteristics of the junctionless MOSFET and conventional MOSFET. The basic operating principles of the two MOSFETs will be compared. We discuss how to choose poly-gate type on these two MOSFETs. Finally, we change the parameters to study the impact to these two MOSFETs.
關鍵字(中)	★ 環繞式閘極 ★ 環繞式閘極電晶體	關鍵字(英)	★ GAA ★ Gate-All-Around MOSFET
論文目次	摘要 I Abstract II 目錄 III 圖目錄 IV 表目錄 VI 第一章 簡介 1 第二章 三維元件模擬器之架構及元件模擬方法 2 2.1 三維等效電路 2 2.2 利用平均切割進行環繞式閘極之模擬 5 2.3 不同量測電流點對量測結果的影響 9 第三章 三維環繞式閘極之模擬及特性分析 13 3.1 為何要做環繞式閘極MOSFET 13 3.1.1 短通道效應 13 3.1.2 等效閘極氧化層厚度微縮 14 3.1.3 通道載子遷移率(Channel carrier mobility) 15 3.1.4 製成的變異(Process variation) 15 3.2 Gate-All-Around JunctionlessMOSFET之 ID-VG飽和現象 16 3.3 元件通道截面積對GateAllAroundMOSFET之影響 22 第四章 環繞式閘極應用於傳統通道與無接面通道之特性比較 27 4.1 傳統通道與無接面通道的操作原理 27 4.1.1 傳統通道的操作原理 28 4.1.2 無接面通道的操作原理 29 4.2 N+poly Gate與P+poly Gate對傳統通道與無接面通道之影響 32 4.3 改變元件尺寸對傳統通道與無接面通道之特性影響 37 4.3.1 改變通道濃度 37 4.3.2 改變通道截面積 38 4.3.3 改變通道長度(Gate Length) 41 4.3.4 改變氧化層厚度(TOX) 42 第五章 結論 44 參考文獻　 45
參考文獻	[1] D. Grant, “Power semiconductor devices-continuous development,” Microelectronics Journal, Volume 27, Issues 2-3 , pp. 161-176, March-June 1996. [2] J. T. Park, J. P. Colinge, and C. H. Diaz,“Pi-Gate SOI MOSFET”IEEE Electron Devices Letters, VOL. 22, no. 8, August 2001. [3] J. P. Colinge, M. H. Gao, A. Romano, H. Me and C. Claeys,“Silicon-on-Insulator Gate-All-Around MOS Device,”IEEE Transaction on Electron Devices, 1990, PP. 137-138. [4] T. Ernst, S. Cristoloveanu, G. Ghibaudo, T. Ouisse, S. Horiguchi, Y. Ono, Y.Takahashi, and K. Murase,“Ultimately thin double-gate SOI MOSFETs,”IEEE Transaction on Electron Devices, Volume：50 Issue：3 , March 2003,P.830-838. [5] D. I. Moon, S. J. Choi, J. P. Duarte, and Y. K. Choi, “Investigation of Silicon Nanowire Gate-All-Around Junctionless Transistors Built on a Bulk Substrate” IEEE Transaction on Electron Devices, VOL. 60, NO. 4, APRIL 2013 [6] D. M. Bressoud, “Appendix to A Radical Approcch to Real Analysis,” 2nd edition,2006 [7] D. A. Neamen,“Semiconductor physics and devices,”3rd ed., McGraw-HillCompanies Inc., p536, 2003. [8] B. P. Wong, A. Mittal, Y. Cao, and G. Star,“Nano-CMOS circuit and physical design,”by John Wiley and Son Inc., pp. 41-42, 2005. [9] J. G. Fossum et al,“Suppression of Corner Effects in Triple-Gate MOSFETs,”IEEE Electron Device Letters, vol. 24, pp. 745-747, Dec 2003.
指導教授	蔡曜聰(Yao-Tsung Tasi)	審核日期	2014-6-30
推文	facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu
網路書籤	Google bookmarks   del.icio.us   hemidemi   myshare