適用於合成孔徑雷達成像之測距都普勒演算法與硬體實作

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：104

、訪客IP：3.145.59.187

姓名

金宏遠(Hung-Yuan Chin) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

適用於合成孔徑雷達成像之測距都普勒演算法與硬體實作
(Hardware Implementation of Range Doppler Algorithm for Synthetic Aperture Radar Imaging)

相關論文

★ 具輸出級誤差消除機制之三位階三角積分D類放大器設計	★ 應用於無線感測網路之多模式低複雜度收發機設計
★ 用於數位D類放大器的高效能三角積分調變器設計	★ 交換電容式三角積分D類放大器電路設計
★ 適用於平行處理及排程技術的無衝突定址法演算法之快速傅立葉轉換處理器設計	★ 適用於IEEE 802.11n之4×4多輸入多輸出偵測器設計
★ 應用於無線通訊系統之同質性可組態記憶體式快速傅立葉處理器	★ 3GPP LTE正交分頻多工存取下行傳輸之接收端細胞搜尋與同步的設計與實現
★ 應用於3GPP-LTE下行多天線接收系統高速行駛下之通道追蹤與等化	★ 適用於正交分頻多工系統多輸入多輸出訊號偵測之高吞吐量QR分解設計
★ 應用於室內極高速傳輸無線傳輸系統之設計與評估	★ 適用於3GPP LTE-A之渦輪解碼器硬體設計與實作
★ 下世代數位家庭之千兆級無線通訊系統	★ 協作式通訊於超寬頻通訊系統之設計
★ 適用於3GPP-LTE系統高行車速率基頻接收機之設計	★ 多使用者多輸入輸出前編碼演算法及關鍵組件設計

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

至系統瀏覽論文 (2026-8-18以後開放)

摘要(中)

隨著合成孔徑雷達成像解析度的上升，大點數二維傅立葉轉換、大量的資料運算與記憶體需求、高吞吐量的資料交換都是即時成像是所必須面對的挑戰。而在合成孔徑雷達的演算法中，我們常常需要將二維時域的訊號轉到頻域來處理，例如:測距都普勒演算法、鳥鳴刻度演算法，而二維傅立葉轉換佔整體演算法的70%以上。此研究探討在不同條件下測距與方位方向的成像效率，提供一個有效率的大點數二維快速傅立葉轉換流程，對方位方向的傅立葉轉換做分解，可以增加內部記憶體對外部記憶體交換資料時使用突發模式時的長度進而增加傳輸速度，流程主要搭配平行處理8套基數為2^3的單一路徑回授架構，因此架構規律也利用管線化加速並可減少複數乘法數量，伴隨傅立葉轉換所造成的索引順序的位元反轉亦被考慮，使用原位排序緩衝器與內外部記憶體存取的方法進一步減少對於記憶體的消耗，且方位方向的快速傅立葉轉換與反轉換可以透過位元反轉索引的方式共享減少旋轉因子尋找查表用的唯讀記憶體。根據RADARSAT-1在測距都普勒演算法的資料分布，以客製化浮點數的格式在Xilinx的ultrascale系列的場域可編程邏輯閘陣列VCU128實作二維快速傅立葉轉換與反轉換，支援的成像大小為測距方向8192、16384與32768點三種，方位方向支援8192點，操作頻率在111M赫茲，影像經過二維傅立葉轉換與反轉換後的訊雜比在37.9dB以上。除二維傅立葉轉換，相位補償亦是測距都普勒演算法常用的運算之一，相位補償有三種分別是測距方向壓縮、方位方向壓縮與二次測距壓縮，我們評估並比較了複數乘法器與座標旋轉數字計算搭配在演算法中的效能與硬體資源使用，用複數乘法器做測距壓縮以配合傅立葉轉換的複數輸出；以雙精確度、客製化浮點數與定點數的混合架構完成方位方向壓縮，並以多區段二階泰勒展開簡化開根號的運算達到降低即時運算的複雜度，支援雷達斜視角0到9度、測距方向點數亦與傅立葉轉換相同支援8K到32K，訊雜比為52.7dB；硬體設計上與方位方向壓縮共享多區段二階泰勒展開的參數計算、查表的索引計算、唯讀記憶體的方式來完成二次測距壓縮，以節省硬體的使用。

摘要(英)

With the requirements of higher resolution of Synthetic Aperture Radar (SAR) imaging, real-time computations including the large-size FFT and intensive data communications become a challenging task. Two-dimensional (2D) Fourier transform is widely used in SAR imaging algorithms, like Range Doppler Algorithm (RDA) and Chirp Scaling Algorithm (CSA). The 2D Fourier transform accounts for more than 70% of the computations in the algorithms. In this thesis, the imaging efficiency in the different conditions is first discussed. The decomposition of azimuth FFT is adopted, which increases the efficiency of communications between local memory and DRAM by the longer burst length of the burst mode. The 8 sets of radix -23 single-delay feedback architecture are used due to its regularity and pipeline nature with less complex multipliers. The in-place bit-reversal buffer and data access between DRAM and local buffer save the memory requirements. Besides, the look-up ROM tables are shared for decomposed FFT/IFFT in the azimuth direction by simple control logic. The 2D FFT/IFFT is designed with the customized floating-point format on FPGA of Xilinx ultrascale VCU128. The 2D FFT/IFFT supports 8192, 16384, and 32768 points in the range direction, and support 8192 points in azimuth direction. The frequency of the FPGA approach 111 MHz. The signal-to-quantization-noise (SQNR) of after successive 2D FFT and IFFT is above 37.9dB. Beside 2D FFT/IFFT, the phase compensation is also required in RDA. Range compression, azimuth compression and second range com-pression (SRC) are employed. We evaluate and compare the performance and utili-zation of the complex multipliers and Coordinate rotation Digital Computer (CORDIC) operations and select to use complex multipliers. The azimuth compression is com-pleted by mixed datapath formats, which consist of the double-precision float-ing-point, the customized floating-point, and the fixed-point representations. The piecewise Taylor series expansion replaces the square root operations for complexity reduction. The azimuth compression supports the radar squint angle from 0 to 9 de-grees. The signal-to-noise ratio is 52.7dB. The designs of piecewise Taylor series ex-pansion, the index computation, and the ROM tables are shared by SRC and azimuth compression for hardware reduction.

關鍵字(中)

★ 適用於合成孔徑雷達成像之測距都普勒演算法與硬體實作

關鍵字(英)

★ Hardware Implementation of Range Doppler Algorithm for Synthetic Aperture Radar Imaging

論文目次

摘要 i
Abstract ii
目錄 iii
表目錄 v
圖目錄 vii
第一章緒論 1
1.1 研究動機 1
1.2 研究方法 1
1.3 論文組織 2
第二章合成孔徑雷達成像演算法 4
2.1 合成孔徑雷達介紹 4
2.2 測距都普勒演算法(range Doppler algorithm, RDA[1]) 5
2.3 成像效率分析 10
第三章二維快速傅立葉轉換與反轉反轉換與即時成像效能評估 16
3.1 二維快速傅立葉轉換 16
3.2 即時成像硬體套數評估 19
3.3 二維快速傅立葉轉換架構與外部記憶體存取 19
第四章二維快速傅立葉轉換與反轉換硬體 25
4.1 二維快速傅立葉轉換硬體 25
4.1.1 方位方向上相位旋轉唯讀記憶體共享 27
4.1.2 可變點數之原位(in-place)排序緩衝器(BR Buffer) 29
4.1.3 單一路徑回授系統架構 32
4.2 定點數與客製化浮點數之評估與I/O量化 40
4.2.1 定點數與客製化浮點數之評估 40
4.2.2 配合高級可擴展接口(AXI)之量化誤差評估 42
4.3 客製化浮點數基本元件 44
4.3.1 客製化加法器流程與方塊圖 44
4.3.2 客製化乘法器流程與方塊圖 45
4.3.3 基本元件效能模擬與驗證 46
4.4 二維快速傅立葉設計結果 50
4.4.1 8192×8192位元仿真模擬 50
4.4.2 輸入輸出說明與驗證 54
4.4.3 資源使用率與速度報告(timing report) 66
第五章相位補償硬體 69
5.1 方位方向壓縮與二次測距壓縮共享硬體之設計 69
5.2 複數乘法器與座標旋轉數字計算(CORDIC) 70
5.3 方位方向壓縮 74
5.3.1 方位方向D(f_η)值泰勒展開逼近評估 74
5.3.2 測距方向累加器與索引位元數評估 80
5.3.3 總評估 85
5.3.4 輸入輸出說明與驗證 92
5.4 二次測距壓縮 99
第六章結論 110
第七章參考文獻 112

參考文獻

[1] I. G. Cumming and F. H. Wong, Digital Processing of Synthetic Aperture Radar Data. Norwood, MA: Artech House, 2005.
[2] C. Yu, K. Irick, C. Chakrabarti and V. Narayanan, "Multidimensional DFT IP Generator for FPGA Platforms," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 58, no. 4, pp. 755-764, April 2011.
[3] Pei-Yun Tsai, Chia-Wei Chen, and Meng-Yuan Huang "Automatic IP generation of FFT/IFFT processors with word-length optimization for MIMO-OFDM systems,” EURASIP Journal on Advances in Signal Processing, vol. 2011.
[4] W. Yu, Y. Xie, D. Lu, B. Li, H. Chen, L. Chen, “Algorithm implementation of on-board SAR imaging on FPGA+DSP platform,” IEEE International Conference on Signal Information and Data Processing (ICSIDP), 2019, pp. 1-5.
[5]李鈺傑, "合成孔徑雷達成像及都普勒參數估測改良, " 碩士論文, 國立中央大學電機工程學系, 2020
[6] X. Ning, C. Yeh, B. Zhou, W. Gao, J. Yang, “Multiple-GPU accelerated range-Doppler algorithm for synthetic aperture radar imaging,” IEEE RadarCon (RA-DAR), 2011. PP. 698-701.
[7] J. Wagner, T. Kalb, I. Rolfes, D. Gohringer, “Hardware -accelerated embeded SAR processor for realtime FMCW radar applications,” German Microwave Conference (GeMiC), 2018. Pp. 263-266.
[8] C. Yu and C. Chakrabarti, "Transpose-free SAR imaging on FPGA platform," 2012 IEEE International Symposium on Circuits and Systems (ISCAS), Seoul, Korea (South), 2012, pp. 762-765.
[9] Tzi-Dar Chiueh, Pei-Yun Tsai, I-Wei Lai, "Baseband Receiver Design for Wireless MIMO-OFDM Communications", John Wiley & Sons, 2012.
[10]莊博仁, "合成孔徑雷達成像演算法及都普勒參數估測之研究, " 碩士論文, 國立中央大學電機工程學系, 2019

指導教授

蔡佩芸(Pei-Yun Tsai)

審核日期

2021-8-19

推文