奈米級SoC電路之關鍵設計與分析技術---子計畫一---奈米級SOC電路之行為層級系統分析平台(I); System Analysis Platform for Nano-Scale SOC Circuits at Behavior Level(I)

NCU Institutional Repository > 資訊電機學院 > 電機工程學系 > 研究計畫 > Item 987654321/42590

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/42590

題名:	奈米級SoC電路之關鍵設計與分析技術---子計畫一---奈米級SOC電路之行為層級系統分析平台(I);System Analysis Platform for Nano-Scale SOC Circuits at Behavior Level(I)
作者:	劉建男
貢獻者:	電機工程系
關鍵詞:	系統驗證;混合信號系統;行為模型;功率模型;電子電機工程類
日期:	2005-07-01
上傳時間:	2010-11-30 17:02:52 (UTC+8)
出版者:	行政院國家科學委員會
摘要:	當設計邁入系統晶片的時代，最大的問題就是如何確認IP 整合之後的系統功能是否正確？由於目前的系統大部分都會同時包含了數位電路和類比電路，若是為了跟類比電路一起做模擬，而將數位電路全部轉到transistor level，複雜度常常會變得太高，導致我們無法在有限的時間內做完整個系統的整合驗證。針對這個問題，目前常見的做法是使用電路的行為模型(behavior model)來做整個系統的模擬驗證，以降低設計描述的複雜度，提昇系統驗證的效率。但是，相較於數位電路來說，類比電路本身對於雜訊相當敏感，在一個混合訊號(mixed-signal)電路系統當中，大家關心的問題其實並不僅僅是行為的表現，對於雜訊的大小及其對整體系統的影響也是非常關心。因此，在這個三年期計劃之中，我們打算以其他子計劃所研發的電路為研究載具，研發類比電路的行為模型建立方法，以及數位電路所造成的雜訊模型，希望能在行為層級就將各種雜訊的效應包含進來，以提供設計者更快速更準確的混合訊號電路系統驗證與模擬環境。除了雜訊的影響之外，系統整體的功率消耗，也是大家非常關心的問題。一般來說，大部份的功率估測研究集中在gate-level 及transistor-level 這些較低層級的設計上，但是對於具備高複雜度的SOC 系統來說，這些方法的計算速度都不足以應付整個系統的功率估測。目前來說，以功率模型(power model)為基礎的功率估測方式，似乎是最適合用在SOC 的設計環境當中，但是現存的功率模型若是應用到SOC 的設計環境當中，仍然還有相當多的困難。因此，在這個三年期計畫中，我們希望利用類神經網路的學習特性，發展一個全新的行為層級功率估測模型，由於類神經網路具有計算速度快、儲存空間小、準確度可依使用者需求調整等特性，就算是很複雜的電路，使用起來仍然非常有效率，如此必能解決SOC 設計與整合當中所遭遇的功率估測問題。等到這些進階的電路行為模型建置完成之後，我們就可以建立一個行為層級的平台來做混合訊號電路系統的模擬驗證，由於雜訊及功率消耗等等的現象都已經包含在這些模型之中，我們除了可以提供設計者一個更快速更準確的系統驗證環境之外，甚至還可以提供系統探索(system exploration)的功能，幫助使用者從系統的觀點很快地評估每個電路所容許的雜訊及功率消耗值，進而決定出各個電路的最佳設計參數。因此，在這個三年期計畫的最後，我們希望能夠發展出這樣的整合性行為層級模擬平台，並搭配適當的CAD algorithm，快速地完成混合訊號電路系統的最佳化設計，以支援其他子計劃之電路與次系統的設計與驗證工作，進一步提昇整個SOC 系統的設計與驗證效率。研究期間：9308 ~ 9407
關聯:	財團法人國家實驗研究院科技政策研究與資訊中心
顯示於類別:	[電機工程學系] 研究計畫

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	346	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing

資料載入中.....