良積---混合訊號積體電路先進性能評估系統(II); Yield_Integral--An Advanced Performance Evaluation System for Mixed-Signal Integrated Circuits (II)

NCUIR > College of Electrical Engineering & Computer Science > Department of Electrical Engineering > Research Project > Item 987654321/45382

Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/45382

Title:	良積---混合訊號積體電路先進性能評估系統(II);Yield_Integral--An Advanced Performance Evaluation System for Mixed-Signal Integrated Circuits (II)
Authors:	陳竹一
Contributors:	電機工程學系
Keywords:	晶圓分布圖;良率預估;設計規格;測試規格;製造能力;製程變動;良率分析;規格轉換;蒙地卡羅方法;容限分析;電子電機工程類
Date:	2007-07-01
Issue Date:	2010-12-21 17:34:59 (UTC+8)
Publisher:	行政院國家科學委員會
Abstract:	本計畫「良積:混合訊號積體電路先進性能評估系統(II)」為先前計劃之延續。計畫目的希望能開發一自動且整合之容限分析系統，用來探索空間相關性對電路性能的影響，亦即，研究在先進製程中製程變動的效應。本計畫亦希望能為實體層設計時，提出一新穎的元件佈置方法，以達到混合訊號積體電路設計高速、高精確度、高良率、高品質的需求。研究中，將以諸如可製造度、可重製度以及可靠度等多面關點來探討，起因於奈米技術超大的製程變動，其中需考量製程、元件、電路結構和操作環境等因素。在此容限分析系統中，吾人將開發並整合7 個子系統和核心，同時亦設計電阻串、運算放大器及數位類比轉換器等當成實作測試晶片，以驗證所提出的理論與工具的效用。本計畫希望以3 年的時程為一階段，期待此成果亦能繼續擴展至其他型態的混合訊號積體電路，此計畫執行期間，每年亦可同時訓練2 個博士生與5 個碩士生，最後並且有至少一個專利、3 篇期刊論文，以及數篇研討會論文發表。本計畫中7 個子系統和核心以及執行細則概要如下︰ (1)介面: 將開發包括圖形人機介面、元件參數粹取和電路層模擬器介面以方便系統執行效率； (第一年已完成) (2) 燃料: 開發隨機向量產生器以產生蒙地卡羅模擬時的基本樣本資料；(第一年已完成，並持續強化) (3) 觸媒: 開發空間相關係數輔助填充程序，結合隨機向量產生器以產生相關樣本資料；(第一年已完成，並持續強化) (4) 模擬引擎: 將開發包括容限分析、規格轉換以及良率品質分析程式，以分析電路系統的性能參數；(第一年已完成部份，並持續強化) (5) 表現: 將開發包括多絮圖、最大密度表達和規格邊界圖表示法以利性能參數分析；(預計第二年完成，並持續強化) (6) 強迫返馳: 將開發包括規格逆轉換和元件參數校準以修正設計；(預計第二年完成，並持續強化) (7) 測試評估: 分析實作測試晶片電路系統參數，以與所提模型驗證。(預計第二年完成，並持續強化) 實作測試晶片電路包括(1)第一年完成電阻串電路、運算放大器及8 位元數位類比轉換器使用0.18 μm 製程；(2) 第二年完成14 位元線性轉換關係和8 位元非線性轉換關係數位類比轉換器使用0.18 μm 製程；(3) 第三年完成14 位元數位類比轉換器使用0.13 μm 製程。研究期間：9508 ~ 9607
Relation:	財團法人國家實驗研究院科技政策研究與資訊中心
Appears in Collections:	[Department of Electrical Engineering] Research Project

Files in This Item:

File	Description	Size	Format
index.html		0Kb	HTML	296	View/Open

社群 sharing

Loading...