覆晶技術應用於毫米波積體電路

NCUIR > College of Electrical Engineering & Computer Science > Graduate Institute of Communication Engineering > Electronic Thesis & Dissertation > Item 987654321/8108

Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/8108

Title:	覆晶技術應用於毫米波積體電路
Authors:	郭哲均;che-chun kuo
Contributors:	通訊工程研究所
Keywords:	共平面波導濾波器;毫米波積體電路;覆晶封裝;CPW filters;MMIC;FlipChip
Date:	2005-06-10
Issue Date:	2009-09-22 11:18:20 (UTC+8)
Publisher:	國立中央大學圖書館
Abstract:	本論文成功利用覆晶式封裝技術(Flip Chip)成功研發出覆晶式微波積體電路( Flip Chip Microwave Integrated Circuit)，所設計的電路中有20GHz 放大器 13.2GHz 振盪器，其放大器模擬約在20GHz有14dB的增益，量測增益為10dB，其振盪器模擬的頻譜在13.2GHz有10dBm的振盪功率，其量測大約漂到10GHz有0dBm的振盪功率。本論文又提供了30GHz全新縮小型低通濾波器(1.49mm x 1.6mm)，大大改善歩階式阻抗低通濾波器(Step Impedance)耗費大量面積(2.35mm x 1.6mm)，並且有更好的電路特性其縮小型S21於40GHz為-31dB傳統歩階式S21於40GHz為-22dB。在30GHz帶通濾波器我們提供了一個較為窄頻5GHz頻寬的，以及一個基本型和其對照ACPS(Asymmetric Coplanar Striplines)，縮小面積佈局的帶通濾波器我們還研發主動電路的實現，利用CPW設計28GHz低雜訊放大器31GHz功率放大器，其增益模擬18dB於28GHz NF2.4dB，實際量測 16dB於26GHz NF3dB CPW設計的功率放大器其模擬增益18dB於31GHz，Pae於1dB 23%，Pout 20dBm，實際量測增益15dB於31GHz，Pout19dBm，Pae於1dB 20%
Appears in Collections:	[Graduate Institute of Communication Engineering] Electronic Thesis & Dissertation

Files in This Item:

File	Size	Format

社群 sharing

Loading...