在矽前完整傳輸評估流程中利用擺幅控制法達成訊號品質最佳化

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：61

、訪客IP：18.118.146.46

姓名

吳育星(Yu-hsin Wu) 查詢紙本館藏

畢業系所

電機工程學系在職專班

論文名稱

在矽前完整傳輸評估流程中利用擺幅控制法達成訊號品質最佳化
(Optimization of Signal Integrity by Using Amplitude Adjustment in a Pre-Silicon Full-Transmission Evaluation)

相關論文

★ E2T-iSEE:應用於事件與情感狀態轉移排程器之編輯	★ “偶”:具情感之球型機器人
★ 陣列區塊電容產生器於製程設計套件之評量	★ 應用於數位家庭整合計畫影像傳輸子系統之設計考量與實現
★ LED 背光模組靜電放電路徑	★ 電阻串連式連續參考值產生器於製程設計套件之評量
★ 短篇故事分類與敘述	★ 延伸考慮製程參數相關性之類比電路階層式變異數分析器
★ 以電子電路觀點對田口式惠斯登電橋模擬實例的再分析	★ 應用於交換電容ΔΣ調變電路之電容排列良率自動化擺置平台
★ 陣列MiM電容的自動化佈局	★ 陣列MiM電容的平衡接點之通道繞線法
★ 氣象資訊達人	★ 嵌入式WHDVI多核心Forth微控制器之設計
★ 應用於電容陣列區塊之維持比值良率的通道繞線法	★ 使用於矽穿孔耦合分析之垂直十字鏈基板結構

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

近幾年來，在高品質影像顯示及高容量資料單元傳送的需求性日益高漲的時代，HDMI 、SATA 及USB3.0等Gb/s 等級的高速串列訊號介面開始普遍應用在3C產業界。但在進入Gb/s傳輸世代後，完整傳輸路徑上的負載，對低電壓及低時脈週期訊號傳輸品質的影響性大幅提升。如何在矽前(Pre-silicon)開發階段就能夠掌握產品在高速差動訊號品質，是值得探討並克服的議題。
在本論文中，首先訂定出 PSFTE 的流程，透過三個階段的模擬分析，在矽前階段進行從晶片到遠端各個不同測試點的訊號品質。再利用信號擺幅控制法，依據不同的完整傳輸路徑進行調變，讓輸出訊號品質達成最佳化。除了可以避免IC在矽後驗證時，因為信號品質的不良，衍生出因為改版所造成的額外成本支出，最重要的因為改版所造成產品上市時間的延遲，可能會造成更大的商業損失。

摘要(英)

In the recent years, as the High definition video and bulk size format data transfer became popular, the Gb/s level high speed differential transmission signals like HDMI, SATA and USB3.0 are instead of the traditional style became more popular in 3C market. The newest generation transmission interface had been developed for this requirement In the Gb/s high speed, these loadings became the major factors for signal integrity. How to estimate the signal integrity of high speed differential pairs is more important for real product in Pre-silicon full-transmission evaluation.
In this paper, we defined the PSFTE flow to simulate and analyze the signal integrity from die to far-end in Pre-silicon stage. Then we can use amplitude adjustment method to optimize the signal integrity for different full transmission line. It can avoid not only the extra cost from the version change, the most important is the timing delay will cause more business loss.

關鍵字(中)

★ 擺幅控制法
★ 矽前完整傳輸評估

關鍵字(英)

★ Amplitude Adjustment
★ PSFTE

論文目次

摘要 I
Abstract II
誌謝 III
目錄 IV
圖目錄 VII
表目錄 X
第 1 章簡介 1
1-1 動機與目標 1
1-2 論文架構簡介 3
第 2 章晶片設計流程簡介 4
2-1 標準晶片設計流程 4
2-1-1 矽前晶片設計流程 4
2-1-2 矽後品質分析 8
2-2 矽前完整傳輸評估(PSFTE) 11
2-2-1 流程說明 11
2-2-2 PSFTE對晶片開發的效益 15
第 3 章高速串列訊號品質分析 17
3-1 基本名詞介紹 17
3-1-1 抖動(Jitter) 17
3-1-2 阻抗匹配(Impedance matching) 18
3-1-3 傳輸衰減(Transmission loss) 18
3-2 抖動的定義 18
3-2-1 隨機性抖動(RJ, Random Jitter) 19
3-2-2 定量性抖動(DJ, Deterministic Jitter) 20
3-2-3 抖動成因 20
3-2-4 Serial ATA 在抖動上的限制 25
3-3 阻抗匹配的定義 25
3-3-1 印刷電路板疊構 26
3-3-2 印刷電路板設計 27
3-3-3 高速差動訊號對阻抗匹配條件 30
3-4 傳輸衰減 33
3-4-1 混模參數 (S-parameter) 33
3-4-2 插入損耗(IL, Insertion loss) 34
第 4 章集總電路模型說明分析 36
4-1 基礎IBIS模型原理 36
4-1-1 原理說明 36
4-1-2 差動對之IBIS模型 37
4-2 改良式IBIS模型 39
4-2-1 標準電路架構 39
4-2-2 信號擺幅控制法之工作原理 40
4-2-3 關係推導 42
4-3 系統繞線電路模型 44
4-4 量測標準 48
4-5 模擬結果與分析 49
第 5 章增加信號擺幅控制法的差異 52
5-1 模擬及結果 52
5-2 結果 53
第 6 章結論 54
參考文獻 55

參考文獻

[1] “Universal Serial Bus specification Revision 2.0” , USB Implement Forum, Inc., 2000
[2] “Universal Serial Bus 3.0 specification Revision 1.0” , USB Implement Forum, Inc., 2008
[3] G. T. Lei, R. W. Techentin & B. K. Gilbert, “High-Frequency characterization of power/ground plane structures,” IEEE Trans, Microwave, Theory Tech.,Vol. 47, 1999, pp. 562-569
[4] Mark I. Montrose, “ Printed circuit board design techniques for EMC compliance”, Montrose Compliance Services, Inc. , 2000
[5] “CIC Reference Flow for Cell-based IC Design Revision 1.0” , National Chop Implement Center, 2008
[6] Jie Sun, Mike Li, and Jan Wilstrup, “A Demonstration of Deterministic Jitter (DJ) Deconvolution”, IEEE Instrumentation and Measurement Technology Conference, Vol. 1, 2002, pp. 293-298
[7] 蔡宏志, “An Analysis of Jitter and Transmission Quality in High Speed Serial Transmission”, 中華大學碩士論文，2001
[8] 陳雅玲, “Transmission Quality Analysis of Universal Serial Bus (USB)”, 中華大學碩士論文，2004
[9] 龔彥中, “Statistical Evaluation of Transmission Quality for Digital Logic Circuits”, 中央大學碩士論文，2007
[10] J. G. Yook, V. Chandramouli, L.P.B. Katehi, K. A. Sakallah, T.R. Arabi and T. A. Scheyer, “Computation of Switching noise in printed circuit boards,” IEEE Trans, Comp., Package., and Manufact., , 1997, Vol. 20, pp64-75
[11] J. N. Hwang and T.L. Wu, “Coupling of the ground bounce noise to the signal trace with via transition in Partitioned power bus of PCB,” IEEE Int. Symp. Electromagn. Compat., 2002, pp. 733-736
[12] “High Speed Serialized AT Attachment : Serial ATA Revision 2.5”, Serial ATA International Organization, 2005
[13] T. Travainen, “Studies on via coupling on multilayer printed circuit boards,” Dep. Of Elec. Engineer., Univer. Of Oulu & Esju Oy, Oulu, Finland, 1999
[14] Mark I. Montrose, “EMC and the print circuit board”, Montrose Compliance Services, Inc., 2000
[15] Tsu-Nien Chi, “Characterization of four-port and Differential circuit using two-port Vector Network Analyzer”
[16] 郭俊志,“Time-Domain Methods for Synthesizing Broadband Macro-Models of Coupled Interconnects in High-Speed Digital Circuits”, 中山大學碩士論文，2005
[17] 林育誠, “Using IBIS Mode for Signal Integrity and EMI Analysis in FDTD Method Simulation”, 中山大學碩士論文，2003
[18] “IBIS (I/O Buffer Information Specification) Version 5.0 ”, 2008
[19] “http://www.eda.org/ibis/” , ANSI-/EIA-656-A IBIS Home Page
[20] “IBIS Modeling Cookbook for IBIS Version 4.0”, Government Electronics and Information Technology Association and The IBIS Open Forum, 2005
[21] “VSC7170 datasheet Revision 1.2”, Virtess Semiconductor Corporation, 2005

指導教授

陳竹一(Jwu-e Chen)

審核日期

2010-12-7

推文