應用於生醫訊號之低功率數位降頻濾波器

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：67

、訪客IP：18.216.219.75

姓名

林弘益(Hung-Yi Lin) 查詢紙本館藏

畢業系所

電機工程學系在職專班

論文名稱

應用於生醫訊號之低功率數位降頻濾波器
(Low Power Decimation Filter for Biomedical Signal)

相關論文

★ 應用於2.5G/5GBASE-T乙太網路傳收機之高成本效益迴音消除器	★ 應用於IEEE 802.3bp車用乙太網路之硬決定與軟決定里德所羅門解碼器架構與電路設計
★ 適用於 10GBASE-T 及 IEEE 802.3bz 之高速低密度同位元檢查碼解碼器設計與實現	★ 基於蛙跳演算法及穩定性準則之高成本效益迴音消除器設計
★ 運用改良型混合蛙跳演算法設計之近端串音干擾消除器	★ 運用改良粒子群最佳化演算法之近端串擾消除器電路設計
★ 應用於多兆元網速乙太網路接收機類比迴音消除器之最小均方演算法電路設計	★ 應用於數位視頻廣播系統之頻率合成器及3.1Ghz寬頻壓控震盪器
★ 地面數位電視廣播基頻接收器之載波同步設計	★ 適用於通訊系統之參數化數位訊號處理器核心
★ 以正交分頻多工系統之同步的高效能內插法技術	★ 正交分頻多工通訊中之盲目頻域等化器
★ 兆元位元率之平行化可適性決策回饋等化器設計與實作	★ 應用於數位視頻廣播系統中之自動增益放大器及接受端濾波器設計
★ OFDM Symbol Boundary Detection and Carrier Synchronization in DVB-T Baseband Receiver Design	★ 適用於億元位元率混合光纖與銅線之電信乙太接取網路技術系統之盲目等化器和時序同步電路設計

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

在可攜式、可植入的生醫訊號系統之中，低功耗與低電壓設計特性在生醫晶片的應用將更趨重要。因此低功耗與低電壓的設計必需能有效的縮小晶片和電池的體積與重量，才能符合可攜式的生醫儀器之輕薄短小與維持電池長效性的要求。
在生醫系統中，高解析度且低功耗的類比數位轉換器(ADC)是核心電路之ㄧ。由於三角積分調變器(SDM)之類比數位轉換利用超取樣技術可降低前端類比濾波器設計的複雜度，因而在低頻訊號處理之應用廣泛。然而SDM類比數位轉換器，需要搭配後級數位降頻濾波器，濾除高頻雜訊，並降低取樣頻率。因此，本論文的研究目標為實現應用於三角積分調變器之類比數位轉換器中，低功耗、小面積的數位降頻濾波器。本論文之低功耗的數位濾波器設計，採用Polyphase decompositions、CSD(Canonical Signed Digit)與CSE (Common Subexpression Sharing)設計方法。並提出最小濾波器設計面積搜尋法，找出最小面積且效能符合的濾波器係數。此外，實際採用FPGA實現所設計之數位降頻濾波器，其信號雜訊失真比(SNDR)可達73dB，解析度可達12bit。最後，使用TSMC 013G完成晶片設計流程驗證低功率消耗設計方法，其功率消耗305uW，晶片面積為0.40mm2。

摘要(英)

In portable and implementable biomedical systems, there are two more important design issues in the biomedical chip than other applications, which are very low power consumption and low power supply voltage. Besides, the low power design has to effectively shrink down the chip area and battery volume to satisfy portable and long battery lifetime requirements of biomedical instruments.
The high resolution and low power analog-to-digital converter (ADC) is a key component in biomedical systems. By taking the advantage of oversampling technique, the sigma-delta (SD) modulation can relax the design complexity of the analog front end anti-aliasing filter. However, the SD ADC needs the digital decimation filter at the SD modulator output to remove the high frequency noise and down-sampling data.
This study proposes a low power and minimized circuit area digital decimation filter design in the SD ADC. Poly-phase decomposition, canonical signed digit (CSD) and common sub-expression sharing (CSE) approaches are applied in the design to achieve low power target. Furthermore, the “search method to minimize filter area” is also proposed to find out the filter coefficients with minimized circuit area and suitable performance. The proposed design is first realized on Altera FPGA emulation board. The performance can achieve 73dB signal-to-noise and distortion ratio (SNDR) and 12bits resolution. Our design is also accomplished in TSMC 0.13um CMOS process with 305uW power consumption and 0.40mm2 chip area to demonstrate the proposed digital decimation filter design in the SD ADC.

關鍵字(中)

★ 降頻濾波器
★ 低功率
★ 類比數位轉換器

關鍵字(英)

★ low power
★ ADC
★ Decimation Filter

論文目次

摘要...............................................V
Abstract...............................................VI
致謝...............................................VII
圖目錄...............................................X
表目錄...............................................XIII
第一章、緒論..........................................1
1.1、前言.............................................1
1.2、論文架構.........................................3
第二章、三角積分調變器與數位濾波器原理介紹............4
2.1、三角積分調變器介紹...............................4
2.2、數位濾波器之架構與原理介紹.......................16
第三章、低功率數位濾波器之系統設計與Matlab模擬........38
3.1、 CIC(Cascaded Integrator Comb)數位降頻濾波器......38
3.2、 Half-Band數位降頻濾波器..........................48
3.3、 1st and 2 st Half-Band Filter....................57
3.4、數位降頻系統之Matlab模擬.........................59
第四章、低功率數位降頻濾波器之硬體實現................61
4.1、硬體設計流程介紹.................................61
4.2、 RTL 模擬結果.....................................62
4.3、 FPGA硬體實現與資源使用...........................65
4.4、晶片後段設計 (IC Back-End Flow)..................67
第五章、晶片驗證與測試平台............................69
5.1、驗證平台介紹.....................................69
5.2、晶片設計結果與比較...............................72
第六章、結論與未來展望................................74
參考論文...............................................75

參考文獻

[1] 戴邦傑，“Sigma-Delta Modulator for Biomedical Signal Processing”，國立中央大學，電機工程系碩士論文，民國九十九年
[2] S. R. Norsworthy, R. Schreier and G.C. Temes, Delta-Sigma Data Converters, IEEE Press, 1997.
[3] D. A. Johns and K. Martin, Analog Integrated Circuit Design: John Wiley and Sons, 1997.
[4] H. Abraham, Probabilistic System and Random Signals: Prentice Hall, 2006.
[5] R. Carley and J. Kenny, “A 16-bit 4’th order noise-shaping D/A converter,” Proceedings of the 1988 IEEE Custom Integrated Circuits Conference, pp.21.7/1-21.7/4, Rochester, NY, May 1988.
[6] E. B. Hogenauer, “An Economical Class of Digital Filters for Decimation and Interpolation,” IEEE Trans. Acoustics, Speech and Signal Processing, vol.29, pp.156-162, April 1981.
[7] Altera “Understanding CIC Compensation Filters,” Altera Application Note 455, April 2007.
[8] A. Gerosa and A. Neviani, “A low-power decimation filter for A sigma-delta convertor based on a power-optimized Sinc filter,” Circuits and Systems, 2004, ISCAS ‘04, vol.2, pp. II-245-8, May 2004.
[9] P. P. Vaidyanathan, “Multirate digital filters, filter banks, polyphase networks, and applications: a tutorial,” Proc. of the IEEE, vol. 78, No.1, pp. 56-93, Jan. 1990.
[10] R. I. Hartley, ”Subexpression sharing in filters using canonic signed digit multipliers,” IEEE Trans. Circuits Syst. II, vol. 43, pp. 677-688, Oct 1996.
[11] H. Aboushady, Y. Dumonteix, M. -M. Louerat and H. Mehrez, ”Efficient polyphase

指導教授

薛木添(Muh-Tian Shiue)

審核日期

2012-1-17

推文