以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：108

、訪客IP：13.58.207.196

姓名	黃郁婷(Yu-Ting Huang)  查詢紙本館藏	畢業系所	電機工程學系
論文名稱	垂直式與平面式結構單電子電晶體之研製與特性分析 (Fabrication and Electrical Characterizations of Single Electron Transistor in Vertical and Planar Structures)
相關論文	★ 高效能矽鍺互補型電晶體之研製 ★ 高速低功率P型矽鍺金氧半電晶體之研究 ★ 應變型矽鍺通道金氧半電晶體之研製 ★ 金屬矽化物薄膜與矽/矽鍺界面反應 之研究 ★ 矽鍺異質源/汲極結構與pn二極體之研製 ★ 矽鍺/矽異質接面動態啓始電壓金氧半電晶體之研製 ★ 應用於單電子電晶體之矽/鍺量子點研製 ★ 矽鍺/矽異質接面動態臨界電壓電晶體及矽鍺源/汲極結構之研製 ★ 選擇性氧化複晶矽鍺形成鍺量子點的光特性與光二極體研製 ★ 選擇性氧化複晶矽鍺形成鍺量子點及其在金氧半浮點電容之應用 ★ 鍺量子點共振穿隧二極體與電晶體之關鍵製程模組開發與元件特性 ★ 自對準矽奈米線金氧半場效電晶體之研製 ★ 鍺浮點記憶體之研製 ★ 利用選擇性氧化單晶矽鍺形成鍺量子點之物性及電性分析 ★ 具有自我對準電極鍺量子點單電洞電晶體之製作與物理特性研究 ★ 具有自我對準下閘電極鍺量子點單電洞電晶體之研製
檔案	[Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載] 本電子論文使用權限為同意立即開放。 已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。 請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。
摘要(中)	單電子電晶體因具有高電荷靈敏度以及低消耗功率的潛能優點而被受矚目，且被認為在未來可應用於記憶體、邏輯電路以及量子電腦的發展。本論文針對垂直式與平面式的鍺量子點單電子電晶體結構的研製以及電流特性分析做探討。目前本研究團隊已可在在複晶矽鍺的孔洞中利用氧化來達到鍺量子點的定位與定量。我們可藉由低壓化學氣相沉積系統能夠精準控制薄膜厚度的優點沉積二氧化矽與氮化矽側壁的穿隧介電層，並使元件中的鍺量子點自動對準到電極。進而改善自我對準電極元件因電子束微影曝寫時造成奈米線抖動而無法掌控量子點位置與穿隧介電層厚度的缺點。
摘要(英)	Single-electron transistors （SETs） have attracted a lot of attention for its potential advantages of high charge sensitivity and low power consumption, which would offer great potentials for memory-devices, logic-devices and quantum computing in the future. In this thesis, we have studied the fabrication and electrical characterization of Ge QD SETs in vertical and planar structures. We are able to bridle the position and the number of Ge QDs by oxidizing poly-SiGe in a nano-cavity. The Ge QDs are self-aligned to adjacent electrides via SiO2 or Si3N4 spacers, which also behave as tunnel barriers and whose thickness are directly determined by the thin-film deposition in CVD.
關鍵字(中)	★ 單電子電晶體	關鍵字(英)	★ Single Electron Transistor
論文目次	目 錄 中文摘要 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ i 英文摘要 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ ii 致謝‧‧‧‧‧‧‧‧‧‧‧‧ ‧‧‧‧‧‧‧‧‧ iii 目錄 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ iv 圖目錄 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ vi 表目錄 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ xiii 第一章 單電子電晶體介紹與發展‧‧‧‧‧‧‧‧‧ 1 1-1 論文架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧1 1-2 單電子電晶體基本介紹‧‧‧‧‧‧‧‧‧‧‧‧1 1-3 單電子電晶體與量子點形成技術的發展‧‧‧‧‧3 第二章 研究動機與垂直式/平面式單電子電晶體結構介紹‧9 2-1 研究動機‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧9 2-2 垂直式單電子電晶體結構設計‧‧‧‧‧‧‧‧‧‧‧11 2-3 垂直式單電子電晶體元件結構之前置實驗與TEM 影像分析‧15 2-4 平面式單電子電晶體結構簡介‧‧‧‧‧‧‧‧‧‧‧‧‧18 2-5 單電子電晶體操作機制‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧18 第三章 垂直式單電子電晶體製作流程與電性量測‧‧‧‧‧‧36 3-1 元件製作完整流程‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧36 I. 場氧化層製作與鳥嘴堆疊處的蝕刻‧‧‧‧‧‧‧‧‧‧‧36 II. 源極端離子佈植的條件與閘極對準的設計‧‧‧‧‧‧‧37 III. TEOS SiO2 spacer 沉積 ‧‧‧‧‧‧‧‧‧‧‧‧‧39 IV. poly-Si gap 蝕刻‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧42 V. poly-SiGe 與poly-Si 回蝕‧‧‧‧‧‧‧‧‧‧‧‧43 VI. 氧化形成矽鍺量子點與汲極定義‧‧‧‧‧‧‧‧‧‧45 VII. 後段製程‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧45 3-2 元件電性量測與失敗分析‧‧‧‧‧‧‧‧‧‧‧‧‧‧46 第四章 平面式單電子電晶體製作流程與電性量測分析‧‧‧61 4-1 平面式單電子電晶體製作流程‧‧‧‧‧‧‧‧‧‧‧61 4-2 平面式單電子電晶體量測與分析‧‧‧‧‧‧‧‧‧‧62 4-3 平面式單電子電晶體元件檢討‧‧‧‧‧‧‧‧‧‧‧65 第五章 總結與未來展望‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧74 參考文獻 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧75
參考文獻	參考文獻 [1] K. K Likharev, “Correlated discrete transfer of single electrons in ultrasmall tunnel junctions, ” IBM J. Res. Develop., vol. 32, p. 144-158, 1988 [2] 陳啟東，「單電子電晶體簡介」，物理雙月刊，第二十六卷，第三期，483－490頁，2004年6月。 [3] T. A. Fulton and G.J. Dolan, “Observation of Single-Electron Charging Effects in Small Tunnel Junction,” Phys. Rev. Lett., vol. 59, p. 109, 1987. [4] S. W. Hwang et al., “Fabrication and room-temperature characterization of a silicon self-assembled quantum-dot transistor,” Phys. Rev. Lett., vol. 73, p. 3129, 1998. [5] L. Zhuang, L. Guo and S. Y. Chou, “Silicon single-electron quantum-dot transistor switch operating at room-temperature,” Appl. Phys. Lett., vol. 72, p. 1205, 1998. [6] Y. Ono et al., “Fabrication method for IC-oriented Si single-electron transistors,” IEEE Trans. Electron Device, vol.47, p. 147-153,2000 [7] M. Saitoh and T. Hiramoto, “Observation of current staircase due to large quantum level spacing in a silicon single-electron transistor with low parasitic resistance,” J. Appl. Phys., vol. 91, p. 6725-6728, 2002 [8] M. Saitoh, H. Harata and T. Hitamoto, “Room-temperature demonstration of integrated silicon single-electron transistor circuit for current switching and analog pattern matching,” in IEDM Tech Dig. 2004, P. 187. [9] S. Lee, K miyaji, M. Kobayashi, and T. Hitamoto, ”Extremely high flexibilities of coulomb blockade and negative differential conductance oscillations in room-temperature-operating silicon single hole transistor,” Appl. Phys. Lett., vol. 92, p. 0735021-0735023, 2008 [10] M. Kobayashi, and T. Hitamoto, ”Experimental study on quantum confinement effects in silicon nanowire metal-oxide-semiconductor field-effect transistors and single-electron transistors,” J. appl. Phys., vol.103, p. 0537091-0537096, 2008 [11] Yi shi et al., “Silicon single electron transistors aiming at a high gate modulation factor,” Appl. Phys. Lett., vol. 89, p. 173135, 2006 [12] Y. Meada, N. Tsukamoto, Y Yazawa, Y. Kanemitsu, and Y. Masumoto, “Visible photoluminescence of Ge microcrystals embedded in SiO2 glassy matrices,” Appl. Phys. Lett., vol. 59, p. 3168-3170, 1993 [13] K. H. Chen, C. Y. Chien and P. W. Li, “Precise Ge quantum dot placement fot quantum tunneling devices,” Nanotechnol., vol. 21, p. 055302, 2009 [14] P. W. Li et al., ”Fabrication of a germanium quantum-dot single-electron transistor with large coulomb-blockade oscillations at room-temperature,” Appl. Phys. Lett., vol. 85, p. 1532, 2004. [15] P. W. Li et al., ”Study of tunneling currents through germanium quantum-dot single-hole and –electron transistors,” Appl. Phys. Lett., vol. 88, p. 213117, 2006. [16] G. L. Chen, David M T Kuo, W. T. Lai and P. W. Li, “Tunneling Spectroscopy of germanium quantum dot in single-hole transistors with self-aligned electrodes,” Nanotechnol., vol. 18, p. 475402, 2007 [17] B. J. Baliga, Power Semiconductor Device, PWS publisher, Boston,1996 [18] 徐紹華, ”具有自我對準下閘電極鍺量子點單電洞電晶體之研製,” 國立中央大學, 碩士論文, 2007年.
指導教授	李佩雯(Pei-Wen Li)	審核日期	2010-7-23
推文	facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu
網路書籤	Google bookmarks   del.icio.us   hemidemi   myshare