| DC 欄位 |
值 |
語言 |
| DC.contributor | 電機工程學系 | zh_TW |
| DC.creator | 施欽富 | zh_TW |
| DC.creator | Chen-Fu Shih | en_US |
| dc.date.accessioned | 2005-7-15T07:39:07Z | |
| dc.date.available | 2005-7-15T07:39:07Z | |
| dc.date.issued | 2005 | |
| dc.identifier.uri | http://ir.lib.ncu.edu.tw:88/thesis/view_etd.asp?URN=92521061 | |
| dc.contributor.department | 電機工程學系 | zh_TW |
| DC.description | 國立中央大學 | zh_TW |
| DC.description | National Central University | en_US |
| dc.description.abstract | 矽鍺/矽異質接面動態臨界電壓電晶體及矽鍺源/汲極結構之研製
摘要
在本論文中，我們利用矽鍺/矽異質結構，實際製作出Si1-xGex(x=0、0.3)動態臨界電壓電晶體(Dynamic Threshold Voltage MOSFET, DTMOS)及一般金氧半電晶體(Standard MOS)。並且分別在溫度為77K、150K、300K、350K及400K時，量測其直流特性表現，然後去比較溫度對DTMOS及Standard MOS的影響。除了直流特性分析外，我們也在溫度240K、300K及350K時分別比較元件的低頻雜訊特性。
從我們的量測結果中，可看出SiGe DTMOS的確擁有較Si Standard MOS佳的直流特性、低頻雜訊和熱穩定性，具有在低電壓、低功率及高速應用方面的潛力。
本論文的另一重點為利用嵌入式矽鍺源/汲極結構抑制元件的短通道效應，並且實際使用ICP與LPCVD解決矽鍺源/汲極結構中兩個關鍵製程，嵌入式源/汲極蝕刻與矽鍺選擇性沉積。期待利用此矽鍺源/汲極結構更進一步改良元件性能，以實現未來奈米金氧半電晶體發展之趨勢。 | zh_TW |
| DC.subject | 矽鍺源/汲極 | zh_TW |
| DC.subject | 矽鍺/矽異質接面動態臨界電壓電晶體 | zh_TW |
| DC.title | 矽鍺/矽異質接面動態臨界電壓電晶體及矽鍺源/汲極結構之研製 | zh_TW |
| dc.language.iso | zh-TW | zh-TW |
| DC.type | 博碩士論文 | zh_TW |
| DC.type | thesis | en_US |
| DC.publisher | National Central University | en_US |