| DC 欄位 |
值 |
語言 |
| DC.contributor | 電機工程學系 | zh_TW |
| DC.creator | 賴威廷 | zh_TW |
| DC.creator | Wei-Ting Lai | en_US |
| dc.date.accessioned | 2005-7-18T07:39:07Z | |
| dc.date.available | 2005-7-18T07:39:07Z | |
| dc.date.issued | 2005 | |
| dc.identifier.uri | http://ir.lib.ncu.edu.tw:88/thesis/view_etd.asp?URN=93521049 | |
| dc.contributor.department | 電機工程學系 | zh_TW |
| DC.description | 國立中央大學 | zh_TW |
| DC.description | National Central University | en_US |
| dc.description.abstract | 隨著CMOS 製程技術進入奈米時代，單電子元件開始倍受矚目。對於高積體化之記憶體發展而言，單電子電晶體已被列入30 nm 技術以下之主要記憶單元。在單電子元件中，最重要的核心技術即為奈米量子點的製作。在目前相關量子點的材料與結構研究發展中有許多種的嘗試，其中以半導體材料甚至是以成熟矽製程技術的研究最為廣泛。一般製造矽基材量子點與單電子電晶體之方式需利用超高解析度之電子束微影技術(E-beam lithography)、複雜的蝕刻製程與特殊的閘極設計等來縮小量子點的尺寸。但這通常伴隨著高成本與製程不易掌控且再現性低等缺點。在此，本實驗室成功利用矽鍺合金中的矽與鍺在高溫氧化環境中之氧化速率不同，而且鍺原子將自氧化物中釋放出來並埋藏於氧化物與矽鍺合金之介面的特性，來製造奈米尺寸的鍺量子點。此方法所形成鍺量子點之大小是取決於鍺原子的釋放與彼此間的聚集，因此可突破目前一般單電子電晶體製作技術中微影與蝕刻技術的瓶頸。另外，相較於同樣大小的矽量子點，鍺量子點因有較小的能隙與較輕的載子等效質量，因此可提供較佳的載子侷限與較大的能階分立。這些特性對於提昇單電子/電洞電晶體的操作溫度、降低漏電流及提昇訊號/雜訊比而言是非常重要的。最重要的是，這種製程方法完全相容於目前的CMOS元件的製程技術，而且與未來的ULSI積體電路發展的導向是相符合的。
本論文利用選擇性氧化單晶矽鍺的方式來製造鍺量子點。因此，所形成的鍺量子點之尺寸取決於矽鍺合金中鍺含量多寡及氧化環境的條件(如溫度、時間……等)。藉由調變鍺含量及氧化的條件，探討形成鍺量子點之機制，從而建立穩定形成鍺奈米量子點的最佳化製程條件，以運用在單電子元件上，是為一大重點。在此，本論文將有系統地利用穿透式電子顯微鏡(TEM)與X射線繞射(XRD)等方法來分析與歸納各個製程參數對鍺量子點晶格結構、大小與分佈之影響。更進一步，我將建立奈米量子點能階檢測技術，包含以電子激發(CL)與橢圓儀等來檢測奈米量子點的電子能結構、介電係數與光學特性，期望能發展出鍺奈米量子點在光電元件方面的應用。針對檢測資料上的疑點，本論文也提出可能原因，並規劃後續實驗，以期讓實驗更加完整。 | zh_TW |
| DC.subject | 量子點 | zh_TW |
| DC.subject | 橢圓儀 | zh_TW |
| DC.subject | 陰極射線激發 | zh_TW |
| DC.subject | 選擇性氧化 | zh_TW |
| DC.subject | selective oxidation | en_US |
| DC.subject | CL | en_US |
| DC.subject | quantum dot | en_US |
| DC.subject | Ellipsometry | en_US |
| DC.title | 利用選擇性氧化單晶矽鍺形成鍺量子點之物性及電性分析 | zh_TW |
| dc.language.iso | zh-TW | zh-TW |
| DC.title | Physical Properties of Ge Quantum Dots Formed by Selective Oxidation of Si1-xGex-on-insulator | en_US |
| DC.type | 博碩士論文 | zh_TW |
| DC.type | thesis | en_US |
| DC.publisher | National Central University | en_US |