博碩士論文 87222006 詳細資訊




以作者查詢圖書館館藏 以作者查詢臺灣博碩士 以作者查詢全國書目 勘誤回報 、線上人數:10 、訪客IP:34.204.173.45
姓名 武良文( Lian-Wen Wu)  查詢紙本館藏   畢業系所 物理學系
論文名稱 砷化鎵金屬半導體場效電晶體中p型埋藏層之效應
(Effects of Buried p-Layer for GaAs MESFET’s)
相關論文
★ 氫氣的調控對化學氣相沉積法成長石墨烯之影響★ 氮化銦鎵/氮化鎵多重量子井的激發光譜
★ 中子質化氮化鎵材料之特性研究★ 鐵磁/超導/鐵磁單電子電晶體的製作與電子自旋不平衡現象的量測
★ 熱處理對氮化銦鎵量子井雷射結構之影響與壓電效應之分析★ 離子佈植摻雜氮化鎵薄膜的光、電、結構特性之分析
★ 離子佈植技術應用於高亮度發光二極體之設計與製作★ 矽離子佈植氮化鎵薄膜之電性研究
★ 繞射式元件之製程及特性分析★ 氮化銦鎵/氮化鎵量子井之光特性研究
★ 矽離子佈植在P型氮化鎵的材料分析與 元件特性之研究★ 氮化鎵高數值孔徑微透鏡之設計、製作與特性分析
★ 微凹平面鏡及矽光學桌之組裝設計★ 指叉型氮化鎵發光二極體之設計製作與量測
★ 氮化鎵光偵測器的暗電流與激子效應★ 氮化鋁保護層應用於離子佈植活化之研究
檔案 [Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載]
  1. 本電子論文使用權限為同意立即開放。
  2. 已達開放權限電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。
  3. 請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。

摘要(中) 果作一些介紹與探討。製造MESFET 的傳統製程是利用非自我準直
(non-self aligned)技術,將矽離子佈植到一半絕緣(semi-insulating)的
砷化鎵基板中,而形成n 型導電層。但由於離子通道效應的影響使
得植入離子的分佈變寬,造成製造出來的元件特性較差。為了克服
此缺點可共同佈植一p 型埋層(buried p-layer)來抑制其漏電流(leakage
current) 、降低起始電壓(threshold voltage) 和提高互導值
(transconductance)。所以我們就利用共同佈植(co-implantation)的製程
將矽離子及鎂(Mg)離子或鈹離子(Be)植入至半絕緣的砷化鎵基板
中,再以快速高溫熱退火(rapid-thermal annealing)處理,來修復被破
壞的晶格及活化植入的載子。為了瞭解矽離子佈植到半絕緣的砷化
鎵基板,和在共同佈植p 型埋藏層,經不同活化溫度的快速高溫熱
退火處理後載子活化情況。可由霍爾量測(Hall measurement)來測量
樣品活化的載子濃度,藉以得到最佳的活化條件。
由傳輸線模型(Transmission Line Model ,TLM)量測得知,只
有n 型通道層的元件所量得的特徵接觸電阻值最小,為4.8 × 10-7Ω
-cm2。以鈹離子形成p 型埋藏層的元件當閘-源極電壓(VGS)為-2.5V,
整個電晶體已達到夾止狀態, 且在VGS=0V 時有最大互導值
115mS/mm,並有極佳的線性度。在元件的高頻特性量測上,以鈹離
子形成p 型埋藏層之元件,電流增益截止頻率( ft ) 為10GHz 及以外
插法求得的功率增益截止頻率( fmax ) 約為39GHz 。兩者皆較以鎂離
子形成p 型埋藏層之元件來的大。
為了改善以鎂離子形成p 型埋藏層的元件無法夾止的問題。我
們將鎂離子的佈值劑量由原先的6× 1011cm-2 提高至2× 1012cm-2,先
由霍爾量測觀察載子濃度的變化,並利用LSS 模擬與電化學-電容電
壓量測,探討晶片中載子的分佈情形,以及元件製作之後的特性。
隨著鎂佈植劑量的增加,所量測到的活化載子濃度越來越小。
在最佳活化溫度為850℃,載子濃度已由原先的5.6× 1017減少為3.5×
1017cm-3;數據顯示,當鎂佈植劑量提高,相對的對通道內n型載子
的補償現象愈明顯,而使得通道內n型載子濃度變低。
元件製作完成後發現,當鎂離子的佈植劑量提高至2× 1012cm-2
時,元件無法夾止的問題已獲解決,且在閘極偏壓為零附近有最大
互導值(gm)130mS/mm及最大飽和電流(IDSS)200mA/mm。但由於隨著
p-型摻質數目的增加,對n-型通道載子濃度的降低愈明顯,其接觸
電阻已變差為1× 10-4Ω-cm2。
論文目次 第一章 導論……………………………………………1
1-1 簡介……………………………………………………1
1-2 研究動機………………………………………………2
第二章 離子佈植場效電晶體之操作原理…….……...7
2-1 砷化鎵場效電晶體工作原理及構造………….….…..7
2-2 離子佈植基本理論……………………………………8
2-2.1 離子佈植的分佈與範圍
2-2.2 脫序
2-2.3 退火
2-2.4 通道效應
第三章 離子佈植場效電晶體元件的製程……………16
3-1離子佈植製程………………………………….…..…16
3-2 活化處理………………………………….…….……16
3-3 元件工作平臺之製作…………………….……...…...18
3-3.1 主動元件間的隔離之目的
3-3.2 元件工作平臺之製作
3-4 汲極與源極歐姆接觸電極之製作…………………..19
3-5 閘極掘入和閘極蕭特基接觸之製作………………..20
3-5.1 閘極掘入之控制
3-5.2 閘極蕭特基接觸之製作
第四章 不同p 型埋藏層之元件特性量測與分析…….26
4-1 霍爾量測…………...……………………….…...……26
4-2 特徵接觸電阻的量測………………………………….28
4-2.1 使用傳輸線模型方法量測特徵接觸電阻
4-2.2 歐姆接觸電極的製作
4-3 電流-電壓特性曲線之量測………………..….………32
4-4 互導值的量測………………………………………....34
4-5 高頻特性量測…………………………………………35
第五章 改變p 型埋藏層濃度之元件量測與分析……..48
5-1 霍爾量測………………………………………………48
5-2 電化學-電容電壓量測…………...……………………49
5-3 元件特性的量測與分析………………………………50
第六章 結論與未來工作………………………………..57
參考文獻 …………………………………………………..62
參考文獻 [1] C. A. Mead, “ Schottky Barrier Gate Field Effect Transistor”,
Proc. IEEE, 54, pp.307-308, 1966.
[2] A. Higashisaka, Y. Takayama and F. Hasegawa, “A high power GaAs
MESFET with an experimentally optimized pattern”, IEEE Trans.
ED, Vol. ED-27, pp.1025-1029, 1980.
[3] Badih El-Kareh, “Fundamentals of Semiconductor Processing
Technologies”, Ch. 6 Ion-Implantation, p. 353.
[4] S, M, Sze, “VLSI Technology”, Ch. 7 Ion-Implantation, p. 327.
[5] J. Lindhard, M. Scharff, H. Schiott, “Rang Concepts And Heavy Ion
Ranges”, Mat. Fys. Med. Dan. Vid Selsk, Vol. 33, No. 14, 1963, p. 1.
[6] S, M, Sze, “Semiconductor Devices Physics and Technology”, Chap.
10, John Wiley &Sons, 1985.
[7] M. A. Shahid, M. Anjum, B. J. Sealy, “Annealing of Ion-Implanted
Ga0.47In0.53As”, Radiation Effects Letters, Vol. 86, 1984, p. 87.
[8] Mulpuri V. Rao, “Rapid isothermal annealing of high- and lowenergy
ion-implanted InP and In0.53Ga0.47As”, IEEE Trans. Electron.
Device Lett., Vol. 39, No. 1, 1992, p. 160.
[9] R. A. Moline, J. Applied Physics, vol. 42, pp.3553, 1973.
[10] S. R. Wilson, Solid State Technology, June 1985, p.185.
[11] N. Braslau, “Alloyed Ohmic Contact to GaAs”, Journal of Vacuum
Science & Technology B, Vol. 19, No. 3, 1981.
[12] M. Heiblum, M. I. Nathan, and C. A. Chang, “Characteristics of
AuGeNi Ohmic Contact to GaAs”, Solid State Electronics, Vol. 11,
No.6, p.2505, 1993.
63
[13] K. Yamazaki, N. Kato, and M. Hirayama, “Below 10ps/Gate
Operation with Buried P-Layer SAINT FET’s”, Electronics Letters,
Vol. 20, Nos. 25/26, p.1029, 1984.
[14] K. Yamazaki, N. Kato, and M. Hirayama, "Buried P-Layer for Very
High Speed GaAs LSI's with Submicrometer Gate Length", IEEE
Transactions on Electron Device, Vol. ED-32, No. 11, p.2430, 1985.
[15] K. L. Tan, H. K. Chung, and C. H. Chen, “Improvement in
Threshold Implanted P Layer”, IEEE Electron Device Letters, Vol.
EDL-8, No. 9, p.440, 1987.
[16] Y. Umemoto, S. Takahashi, N. Matsunaga, and M. Nakamura,
“GaAs MESFETs with A Buried P-Layer for Large Scale
Integration”, Electronics Letters, Vol. 20, No. 2, p.98, 1984.
[17] S. J. Lee and C. R. Crowell, “Parasitic source and drain resistance in
high-electron-mobility transistor”, Solid-state Electron, Vol. 28,
p.659-668, 1985.
[18] Dieter K. Schroder, Semiconductor Material and Device
Characterization, Wiley-Interscience, 1990.
[19] H. Craig Casey, JR., “Devices For Integrated Circuits Silcon And Ⅲ
-Ⅴ Compound Semiconductors”, John Wiley & Sons, INC., 1999.
[20] G. Gonzalez, “Microwave Transistor Amplifier Analysis and
Design”, Prentice-hell, 1984.
[21] K. tabatabaie-Alavi, A. N. M. M. Choudhury, N. J. Slater, and
C.G.Fonstad , “Ion implantation of Be in In0.53Ga0.47As”, Appl. Phys.
lett, March, 1982.
[22] G. C. Chi, “An e-beam evaporated borosilicate glass thin film as an
encapsulant for annealing Be-implant InP”, Materials Chemistry and
Physics 39 (1994) 69-71.
[23] M. B. Dutt, Ram Nath, Rajendra Kumar, M. N. Sen and Vikram
Kumar, “Co-Implantation Of Si And Be In SI GaAs For Improved
64
Device Performance”, Solid-State Electronics Vol. 42, No. 11,
pp.1905-1910, 1998.
[24] C. C. Lee, L. W. Wu, G. C. Chi, “Activation analysis of rapid
thermally annealed Si and Mg co-implanted semi-insulating GaAs”,
Nuclear Instruments and Methods in Physics Research B. No.16022,
30 November. 2000.
指導教授 紀國鐘(Gou-Chung Chi) 審核日期 2001-7-9
推文 facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu   
網路書籤 Google bookmarks   del.icio.us   hemidemi   myshare   

若有論文相關問題,請聯絡國立中央大學圖書館推廣服務組 TEL:(03)422-7151轉57407,或E-mail聯絡  - 隱私權政策聲明