博碩士論文 102521075 詳細資訊




以作者查詢圖書館館藏 以作者查詢臺灣博碩士 以作者查詢全國書目 勘誤回報 、線上人數:5 、訪客IP:3.231.228.109
姓名 凃建宇(Jian-Yu Tu)  查詢紙本館藏   畢業系所 電機工程學系
論文名稱 應用於偵測生醫訊號的可調增益低雜訊放大器暨逐漸趨近式類比數位轉換器之 低耗能類比前端設計
(A Design of Low-Power Analog Front End with Programmable-Gain Low-Noise Amplifier and Successive-Approximation ADC for Biomedical Applications)
相關論文
★ 電子式基因序列偵測晶片之原型★ 眼動符號表達系統之可行性研究
★ 利用網印碳電極以交流阻抗法檢測糖化血紅素★ 電子式基因序列偵測晶片可行性之研究
★ 電腦化肺音擷取系統★ 應用於數位視頻廣播系統之頻率合成器及3.1Ghz寬頻壓控震盪器
★ 地面數位電視廣播基頻接收器之載波同步設計★ 適用於通訊系統之參數化數位訊號處理器核心
★ 以正交分頻多工系統之同步的高效能內插法技術★ 眼寫鍵盤和眼寫滑鼠
★ 眼寫電話控制系統★ 氣喘肺音監測系統之可行性研究
★ 肺音聽診系統之可行性研究★ 穿戴式腳趾彎曲角度感測裝置之可行性研究
★ 注音符號眼寫系統之可行性研究★ 英文字母眼寫系統之可行性研究
檔案 [Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載]
  1. 本電子論文使用權限為同意立即開放。
  2. 已達開放權限電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。
  3. 請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。

摘要(中) 有鑑於世界各國人口均朝高齡化社會邁進,戰後嬰兒潮逐漸地由第一線生產主力轉化至退休養老年齡。無論是醫療照護、退休後生活規劃輔助,甚至是營養食品的需求都不斷地提升,符合長照性或數位個人醫療秘書的存在有其必要。透過增加生醫電子醫療儀器的多樣量測生理訊號功能、可靠度與降低儀器本身的功耗、儀器體積與重量以及成本,均有利於當今社會的發展趨勢。故本文將以晶片整合且生醫醫療目的為出發點,將精簡化、微型化、超低功耗、多目的性、高可靠度為開發指標以期能做出對社會大眾福祉有助益之研究作品。
本文由兩部分所組成,第一部分探討生醫類比前端低雜訊放大器,其工作頻寬範圍在5 KHz內,涵蓋了腦波圖 (EEG)、心電圖 (ECG)等生理訊號。透過去除前端電極 (Randel′s model)所造成的DC offset所使用的CCIA架構、透過可提供高阻抗性的Pseudo-Resistor以達到極低頻極點與微型化、低功耗且同時具有抑制閃爍雜訊與熱雜訊的電流重複使用技術 (Current-Reusing),在低雜訊放大器後端的可調增益式放大器 (PGA)使得生醫訊號放大器整體系統,不再僅能使用於單一化的生理訊號,而是多種人體生理訊號量測均可應用。
在第二部分選用了眾多類比數位轉換器中最符合低功耗條件的逐次逼近式類比數位轉換器 (SAR ADCs),延續第一部分電路將生醫訊號提供類比數位轉換的功能。在架構上使用了單調式切換技術 (Monotonic Capacitor Switching Procedure) 實現一個10位元,每秒一萬次取樣頻率的類比數位轉換器,相對於傳統的切換技術可有效地降低電容式DAC能量損耗達到只需傳統式19%能量的使用。另外一方面單調式切換技術在比較MSB時,可以進行直接比較MSB,整體電容陣列所需的面積只占傳統式的一半,可大幅度降低晶片面積。Sample/Hold採取靴帶式開關 (bootstrapped)的使用,可將輸入訊號與取樣開關的Ron獨立以達到高線性度電路表現。動態比較器因其只有在進行資料轉換時才會作動,可達到節省靜態功率消耗。綜合以上,整體SAR ADCs設計以低功耗為首要目標。
本文的電路設計均使用台積電0.18 μm CMOS 1P6M製程。第一部分生醫類比前端低雜訊放大器,在輸入訊號頻率250 Hz以及1 kHz、輸入震幅500 μ V下,放大器倍率可從35.917 dB到53.979 dB均可有效放大。輸入雜訊為1.811 μ Vrms,整體雜訊效率因素 (Noise efficiency factor)為1.39,其晶片面積 (包含ESD PAD)占1.322 mm2,整體晶片功耗為2.19 μ W。第二部分SAR,在輸入訊號頻率250 Hz,輸入震幅250 mV下,有效位元為9.638 bits,SNDR為60.1969 dB,其整體品質因數FOM為0.55 pJ /conversion-step,晶片面積(包含ESD PAD)占1.33 mm2,整體晶片功耗為2.602 μ W。
摘要(英) Recent years, long-term care or digital personal healthcare secretary is necessary. By improving the multi-purpose of biomedical instruments, reliability and reducing power consumption, equipment size and cost are conducive to today′s society. Therefore, this thesis will present a biomedical circuit design and describe how to achieve simplification, miniaturization, low power consumption, multi-purpose and high reliability. Finally hope this research will make everyone be better.

This thesis consists of two parts, the first part introduces our research about biomedical analog front-end low-noise amplifier (LNA), which has operational bandwidth of 5 KHz, covering the EEG, ECG and other bio-signals. The CCIA architecture is used to block DC offset from electrode, taking the high impedance of Pseudo-Resistor to achieve miniaturization and extremely low frequency pole. Moreover, the current-reusing technique is used to maintain low power consumption and keep flicker noise and thermal noise to lower level. Behind the main block LNA, a programmable gain amplifier (PGA) is used. Hence not just only one bio-signal can be measured, but a variety of bio-signals measured can be applied.

In the second part, the successive approximation analog-to-digital converter (SAR ADC) is introduced which can meet the low-power consumption requirement. The function of SAR ADCs is converting the LNA analog signal to digital signal. The main idea of SAR ADCs is Monotonic Capacitor Switching Procedure which can effectively reduce energy loss to 19% of conventional architecture. On the other hand, by using monotonic switching procedure which can directly compare MSB, the overall capacitance array occupies only half of the conventional architecture, which can greatly reduce the chip area. The bootstrapped-switch is used to make input signal and sampling switch independent. The Ron of sampling switch will be fixed and make the S/H achieving high linearity. The main part of SAR ADCs is comparator. In this research the dynamic comparator is better for our research. Because the dynamic comparator only works in the conversion phase, by doing so the static power consumption can be saved. Our design achieves a 10-bit SAR ADC, the primary consideration of SAR ADCs design is low power requirement.

These circuits are designed in TSMC 0.18 μm CMOS 1P6M process. The first circuit is LNA, when input signal frequency is 250 Hz and 1 kHz, 500 μV input amplitude, the mid-band gain of analog front-end low-noise amplifier can be programmed from 35.917 dB to 53.979 dB. The post layout simulation shows that the input-referred noise is 1.811 μV rms, the Noise efficiency factor (NEF) is 1.39, the chip area (including ESD PAD) is 1.322 mm2, the overall chip consumes 2.19 μW. The second circuit is the SAR. When input signal frequency is 250 Hz and input amplitude 250mV, ENOB is 9.638 bits, SNDR is 60.1969 dB, the overall merit FOM is 0.55 pJ per conversion-step, the chip area (including ESD PAD) is 1.33 mm2, the overall chip consumes 2.602 μW.
關鍵字(中) ★ 類比前端低雜訊放大器
★ 電流重複使用
★ 逐次逼近式類比數位轉換器
關鍵字(英) ★ analog front-end low-noise
★ current reusing
★ successive approximation analog-to-digital converter
論文目次 目錄
摘要 i
Abstract iii
致謝 v
目錄 vii
圖目錄 xi
表目錄 xvii
第一章 緒論 1
1.1 背景 1
1.2 研究動機 1
1.3 論文架構 2
第二章 低雜訊生醫放大器系統探討 5
2.1 生理訊號類別 5
2.2 低雜訊非理想效應 6
2.2.1 高共模拒絕比( CMRR ) 6
2.2.2 低輸入直流偏移特性( DC Offset) 8
2.2.3 低雜訊特性 9
2.2.4 熱雜訊(Thermal Noise) 9
2.2.5 閃爍雜訊( Flicker Noise) 11
2.3 低雜訊放大器設計 16
2.3.1 電路系統架構 16
2.3.2 弱反轉區特性 18
2.3.3 電流重複利用技術(Current Reuse) 20
2.3.4 電路雜訊考量 23
2.4 低雜訊生醫放大器系統規格 24
第三章 可調式增益低雜訊放大器設計 27
3.1 電流重複利用低雜訊大器設計 27
3.2 自偏壓共模回授電路設計 28
3.2.1 第一級放大器自偏壓回授電路 28
3.2.2 第二級自偏壓放大器回授電路 30
3.3 米勒電容補償與零電阻補償 33
3.3.1 穩定度分析 33
3.3.2 米勒電容補償(Miller compensation) 34
3.3.3 零電阻補償(nulling resistor compensation) 36
3.4 虛擬電阻設計與使用 37
3.5 可調增益放大器設計 39
3.6 電路總結 43
3.7 電路模擬結果 45
第四章 可調式增益低雜訊放大器電路佈局與量測 61
4.1 晶片布局 61
4.2 量測考量 62
第五章 類比數位轉換器概要 65
5.1 取樣定理 66
5.2 量化器 67
5.2.1 二進位量化器 67
5.2.2 多位元量化器 68
5.2.3 量化誤差(quantization error) 70
5.3 類比數位轉換器的特性參數 71
5.3.1 類比數位轉換器靜態參數 72
5.3.2 類比數位轉換器動態參數 76
第六章 應用於生醫逐次逼近式類比數位轉換器設計 79
6.1 單調式切換技術(Monotonic Switching Procedure) 80
6.2 逐次逼近類比數位轉換器架構能量耗損分析 83
6.2.1 傳統式逐次逼近類比數位轉換器架構 83
6.2.2 單調式切換技術類比數位轉換器架構 89
6.3 取樣保持電路(Sample and Hold,S/H) 93
6.4 電容陣列(Cap array) 94
6.5 比較器電路設計 95
6.5.1 比較器的非理想效應 96
6.5.2 動態比較器(Dynamic comparator) 97
6.6 數位類比轉換器控制邏輯(DAC control logic) 99
6.7 時脈產生器 100
6.8 電路總結 102
6.9 電路模擬結果 104
第七章 逐次逼近類比數位轉換器電路佈局與量測 111
7.1 晶片佈局 111
7.2 量測考量 112
第八章 總結與未來展望 115
8.1 總結 115
8.2 未來展望 116
參考文獻 117

圖目錄
圖1-1 應用於人體生理訊號擷取系統 2
圖2-1生理訊號分布圖[1] 4
圖2-2生理訊號感測器示意圖 7
圖2-3直流偏移量示意圖 7
圖2-4熱雜訊示意圖 9
圖2-5熱雜訊等效模型 (a)等效電流源 (b)等效電壓源 9
圖2-6金氧半場效電晶體等效熱雜訊模型 10
圖2-7閃爍雜訊原理示意圖[3] 11
圖2-8金氧半場效電晶體等效閃爍雜訊模型 11
圖2-9 (a)非相關訊號源 (b)相關訊號源 [3] 13
圖2-9(c)、(d)熱雜訊與閃爍雜訊示意圖 14
圖2-10電容耦合式儀表放大器 15
圖2-11系統轉移函數 16
圖2-12弱反轉層示意圖 17
圖2-13 反轉係數圖 18
圖2-14未使用電流重複利用電路 19
圖2-15使用電流重複利用電路 21
圖2-16考量雜訊源系統圖 22
圖3-1電流重複利用低雜訊放大器 27
圖3-2 CMFB1電路架構 29
圖3-3 CMFB1共模等效半電路架構 30
圖3-4 CMFB2電路架構 31
圖3-5 (a)傳統型自偏壓架構 (b)改良型自偏壓電路架構 32
圖3-6負回授系統示意圖 33
圖3-7不同相位邊界之二次系統響應圖[8] 34
圖3-8米勒補償電容根軌跡圖 35
圖3-9零電阻右半面零點移至左半面示意圖 36
圖3-10 虛擬電阻架構 37
圖3-11 電晶體剖面圖 37
圖3-12 W/L=2μm/2μm虛擬電阻阻抗值分佈 38
圖3-13 W/L=2μm /1μm虛擬電阻阻抗值分佈 38
圖3-14可調增益放大器 39
圖3-15 (a)開關至於回授電容前方 (b)開關至於回授電容後方 41
圖3-16 旁接回授電容的反相開關 41
圖3-17(a)可增益放大器系統轉移函數考量 42
圖3-17(b)整體可調增益低雜訊放大器系統轉移函數 42
圖3-18 可調式增益低雜訊放大器 43
圖3-19 低雜訊放大器其運算放大器ac response模擬圖 45
圖3-20(a) 差模後模擬結果 46
圖3-20(b) 差模前模擬結果 46
圖3-21(a) 共模後模擬結果 47
圖3-21(b) 共模後模擬結果 47
圖3-22(a) 等校輸入雜訊後模擬結果 48
圖3-22(b) 等校輸入雜訊前模擬結果 48
圖3-23(b) 輸入雜訊前模擬結果 49
圖3-24(a) 溫度27˚C穩態transient後模擬結果 50
圖3-24(a) 溫度27˚C穩態transient前模擬結果 50
圖3-25(a) 溫度0˚C穩態transient後模擬結果 51
圖3-25(b) 溫度0˚C穩態transient前模擬結果 51
圖3-26(a) 溫度70˚C穩態transient後模擬結果 52
圖3-26(b) 溫度70˚C穩態transient前模擬結果 52
圖3-27(a) 溫度27˚C穩態transient後模擬結果 53
圖3-27(b) 溫度27˚C穩態transient前模擬結果 53
圖3-28(a) 溫度0˚C穩態transient後模擬結果 54
圖3-28(b) 溫度0˚C穩態transient前模擬結果 54
圖3-29(a) 溫度70˚C穩態transient後模擬結果 55
圖3-29(b) 溫度70˚C穩態transient前模擬結果 55
圖3-30(a) VDD=1.14V的AC response後模擬結果 56
圖3-30(b) VDD=1.14V的transient response後模擬結果 56
圖3-31(a) VDD=1.26V的AC response後模擬結果 57
圖3-31(b) VDD=1.26V的transient response後模擬結果 57
圖3-32可調增益低雜訊放大器之總諧波失真 58
圖4-1可調式低雜訊放大器電路佈局圖 61
圖4-2量測環境設定 62
圖 4-3 LT3020 LDO示意圖[13] 63
圖4-4 旁路濾波槽示意圖 63
圖5-1 二進位量化器及其量化誤差 67
圖5-2 Mid-rise量化器及其誤差 68
圖5-3 Mid-thread量化器及其誤差 69
圖5-4量化誤差機率密度函數圖 70
圖5-5量化誤差功率密度函數圖 71
圖5-6理想類比數位轉換器轉移曲線 72
圖5-7 INL示意圖 73
圖5-8 DNL示意圖 74
圖5-9 偏移誤差示意圖 74
圖5-10 增益誤差示意圖 75
圖5-11 缺碼現像示意圖 76
圖5-12 SNDR示意圖 78
圖6-1 SAR ADC示意圖 79
圖6-2 單調式切換流程圖 80
圖6-3 傳統式SAR ADC之切換式波形示意圖 81
圖6-4 單調式切換流程之波形示意圖 81
圖6-5修改Vref與Gref之SAR ADC系統 82
圖6-6 傳統式SAR ADC系統圖 83
圖6-7 三位元SAR ADC (a)取樣階段 (b)保持階段 84
圖6-8 (a)Vip>Vin電荷重新分佈情形、(b)Vip 圖6-9 單調式切換技術 SAR ADC系統圖 90
圖6-10 單調式切換技術電容能量耗損情形 91
圖6-11 靴帶式開關取樣保持電路 93
圖6-12單調式切換技術 SAR ADC系統圖 94
圖6-13 比較器示意圖 96
圖6-14 動態比較器 98
圖6-15數位類比轉換器控制邏輯 99
圖6-16 時脈產生器示意圖 100
圖6-17 使用反及閘構成的D型正反器 101
圖6-18 使用傳輸閘構成的D型正反器 101
圖6-19應用於生醫逐次逼近式類比數位轉換器 102
圖6-20靴帶式開關模擬圖 104
圖6-21(a)動態比較器正端輸出 104
圖6-21(b)動態比較器負端輸出 104
圖6-22整體系統各corner模擬圖 106
圖6-23整體系統溫度變異模擬圖 107
圖6-24整體系統操作電壓變異模擬圖 108
圖7-1逐次逼近類比數位轉換器電路佈局圖 111
圖7-2 電源電壓與參考電壓設定 112
圖7-3 整體量測環境示意圖 113
圖7-4 輸入終端電路示意圖 113
圖7-5 旁路濾波槽示意圖 113



表目錄
表2-1生理訊號類別 6
表2-2反轉係數表列 19
表2-3系統規格表 25
表3-1各電容容值分配 40
表3-3可調增益低雜訊放大器電路模擬結果規格表 58
表3-4類比前端低雜訊放大器文獻比較表 59
表5-1 類比數位轉換器種類[14] 65
表6-1 D型正反器之真值表 101
表6-2 兩種類型組成D型正反器之比較 102
表6-2 應用於生醫逐次逼近式類比數位轉換器電路模擬結果規格表 109
表6-3類比數位轉換器文獻比較表 109
參考文獻 J. G. Webster, “Medical instrumentation application and design,” Canada: John Wiley & Sons, Inc., 1998.
M. F. Bear, B. W. Connors, and M. A. Paradiso, “Neuroscience: exploring the brain,” Baltimore: Lippincott Williams & Williams Inc., 1996.
B. Razavi, “Design of analog CMOS integrated circuits,” New York: McGraw-Hill, 2001.
Hamidreza Rezaee-Dehsorkh, “Analysis and Design of Tunable Amplifiers for Implantable Neural Recording Applications,” IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol. 1, no. 4, pp. 546–556 Dec. 2011.
Pedram Mohseni, “A low power fully integrated band-pass operational amplifier for biomedical neural recording applications,” 24th Annual Conference and Annual Fall Meeting of the Biomedical Engineering Society EMBS/BEMS Conference, vol. 3, pp. 2111–2112, 23-26 Oct. 2002.
R. R. Harrison and C. Charles, “A low-power low-noise CMOS amplifier for neural recording applications,” IEEE J. Solid-State Circuits, vol. 38, no. 6, pp. 958–65, Jun. 2003.
http://www.ece.utah.edu/~harrison/ece5720/Subthreshold.pdf
Zhang F., Holleman J., and Otis BP, “Design of Ultra-Low Power Biopotential Amplifiers for Biosignal Acquisition Applications,” IEEE Trans. On Biomedical Circuits and Systems, vol. 6, no. 4, pp. 344–355, Jan. 2012.
S. Kim, R. Normann, R. Harrison, “Preliminarystudy of the thermal impact of a microelectrode array implanted in thebrain,” IEEE Engineering in Medicine Biology Conf., Aug. 30–Sep. 3, pp. 2986–2989, 2006.
Allen, “CMOS Analog Circuit Design” 3nd, 2011.
V. Majidzadeh, A. Schmid, and Y. Leblebici, “Energy efficient low-noise neural recording amplifier with enhanced noise efficiency factor,” IEEE Trans. Biomed. Circuits Syst., vol. 5, no. 3, pp. 262–271, Jun. 2011.
B. Gosselin, M. Sawan, C. A. Chapman, “A low-power integrated bioamplifier with active low-frequency suppression,” IEEE Trans. Biomed., vol. 1, no. 3, pp. 184–192, Jun. 2007.
http://cds.linear.com/docs/en/datasheet/3020fc.pdf
D. A. Johns and K. Martin, Analog CMOS integrated Circuit Design, John Wiley & Sons, Inc., 1997.
K. A. Ng, Yong Ping Xu, “A Compact, Low Input Capacitance Neural Recording Amplifier,” IEEE Transaction on Biomedical Circuits and Systems, vol. 7, no. 5, pp. 610-620, Oct. 2013.
C. C. Liu, S. J. Chang, G. Y. Huang, and Y. Z. Lin, “A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure,” IEEE Journal of Solid-State Circuits, vol. 45, pp. 731-740, 2010.
K.-L. Lin, A. Kemma, and B. J. Hosticka, Modular low-power, high-speed CMOS Analog-to-digital converter for embedded systems, Kluwer Academic Publishers, 2003.
K. Cornelissens and M. Steyaert, “A novel bootstrapped switch design, applied in a 400MHz clocked ∆∑ ADC,” in Proc. IEEE Int. Electronics, Circuits and Systems, Conf., pp. 1156-1159, Dec. 2006.
J. L. Bohorquez, M. Yip, A. P. Chandrakasan and J. L. Dawson, “A Biomedical Sensor Interface With a sinc Filter and Interference Cancellation,” IEEE Journal of Solid-State Circuits, vol. 46, no. 4, pp. 746-756, April, 2011.
Shan Jiang, Manh Anh Do, Kiat Seng Yeo, and Wei Meng Lim, “An 8-bit 200-MSample/s Pipelined ADC With Mixed-Mode Front-End S/H Circuit,” IEEE Trans. On Circuits and Systems I: Regular Papers, vol. 55, no. 6, pp. 1430-1440, Feb. 2008.
Yongsheng Wang, Jingyao Sun, Mingyan Yu, and Fengchang Lai, “Low power 12bit 50KS/s R-C SAR ADC Implemented based on Mismatch Analysis,” Academic International Symposium on Optoelectronics and Microelectronics Technology (AISOMT), pp. 340-343, 12-16 Oct. 2011.
M. S. Piedade, “ Another method for RC active simulation of doubly–terminated LC ladder filters,” Electronics Letters, vol. 15, no. 18, pp. 571–572, August 1979.
P. Mohseni and K. Najafi, “A fully integrated neural recording amplifier with DC input stabilization,” IEEE Trans. Biomed. Eng., vol. 51, no. 5, pp. 832–837, May 2004.
指導教授 蔡章仁、薛木添(Jang-Zern Tsai Muh-Tian Shiue) 審核日期 2016-7-12
推文 facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu   
網路書籤 Google bookmarks   del.icio.us   hemidemi   myshare   

若有論文相關問題,請聯絡國立中央大學圖書館推廣服務組 TEL:(03)422-7151轉57407,或E-mail聯絡  - 隱私權政策聲明