博碩士論文 88323098 詳細資訊




以作者查詢圖書館館藏 以作者查詢臺灣博碩士 以作者查詢全國書目 勘誤回報 、線上人數:14 、訪客IP:18.232.125.29
姓名 邱創文(Chaung-Wen Qiu )  查詢紙本館藏   畢業系所 機械工程研究所
論文名稱 PC-Based介面電路診斷測試之探討
相關論文
★ 大學太空酬載計畫實作管理方法研究★ 微電鍍控制系統之開發
★ 異波速媒體測距系統的開發★ 電極引導微電鍍系統之開發
★ 異波速媒體相位差測距系統之開發★ 橢圓幾何參數鑑別之理論模擬及實作
★ 多極式陽極引導微電鍍系統★ 雙頻超音波測距研究
★ 3D陽極引導微電鍍系統開發★ 變頻式超音波測距之可行性研究
★ 氧敏感光波光電倍增管敏感度校正平台開發 I★ 地面物體搜索用無線網路的開發
★ 自動地面車輛用之可堆疊串接電源系統★ 衛星姿態控制硬體在迴路測試用之磁場模擬艙
★ 相容AX25KISS通訊協定之無線通訊系統開發★ 光束擾動之自適應控制研究
檔案 [Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載]
  1. 本電子論文使用權限為同意立即開放。
  2. 已達開放權限電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。
  3. 請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。

摘要(中) PC-Based 工業控制器的發展,挾著PC產業的快速成長,也已相當可觀的速度在成長,因此有效率的發展一正確又無誤的硬體是相當重要的,故如何提供完整的測試平台與環境為本論文之目標。
本論文之目標是發展一個PC-Based運動控制器之原型機及其測試環境。測試之目標著重於電路硬體上,利用運動控制器上已有之現場可規劃邏輯陣列(Field Programmable Gate Array)或複雜可程式邏輯元件(Complex Programmable Logic Device)的硬體彈性,在測試時改變邏輯架構以利故障之偵測與隔離,檢查的方法係針對一待測電路(Circuit Under Test)的可能之故障狀況及其產生歧異輸出之對應來設計輸入測試樣本,如此比對待測電路之輸出與期望之正確輸出,就可診斷出待測電路之故障。
在前述概念下,測試法之程序、測試規劃之介面及運動模組之電路已開發完成並經測試,功能可靠。
關鍵字(中) ★ PC-Based介面電路
★  現場可規劃邏輯陣列
★  診斷測試
★  運動控制電路模組
關鍵字(英)
論文目次 摘要I
誌謝II
目錄III
圖目錄V
表目錄VII
第一章 序論1
1.1 研究背景1
1.2 開發上的需求3
1.3 論文架構4
第二章 系統之描述與發展環境5
2.1 系統問題描述5
2.1.1 故障的種類5
2.1.2 故障診斷測試6
2.1.3 故障現象之描述6
2.2 系統發展工具與環境11
2.2.1 可程式規劃邏輯元件其描述語言與發展工具11
2.2.2 程式之軟體發展工具16
第三章 系統之發展18
3.1 運動控制模組硬體之設計原理18
3.1.1 運動控制模組之功能規格18
3.1.2 運動控制模組之電路設計23
3.2 硬體故障分析與除錯方法之程式撰寫26
3.2.1 測試位址解碼錯誤27
3.2.2 測試縮退故障錯誤30
3.3 WINDOWS下驅動硬體介面37
第四章 系統之實現41
4.1 測試平台實現41
4.2 硬體診斷測試44
第五章 討論與結論50
5.1成果50
5.2 討論52
5.3 未來工作54
參考文獻55
參考文獻 [1] P.Goel, “An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits”,IEEE Trans. on Comput, 1981.
[2] C.F. Wu, C.T. Huang, K.L. Cheng, and C.W. Wu, “Simulation-Based Test Algorithm Generation for Random Access Memories”, IEEE, 2000.
[3] A.J. van de Goor, “Using March Tests to Test SRAMs”, IEEE, 1993.
[4] C.F. Wu, C.T. Huang, and C.W. Wu, “RAMSES:a fast memory fault simulator”, on Proc. Int. Symp. Defect and Fault Torlerance in VLSI System, 1999.
[5] K.Chakrabarty and B.T.Murray, “Design of built-in test generator circuits using width comperssion,” IEEE Trans. Computer-Aided Design,1988.
[6] IEEE Std 1149.4, ”IEEE Standard for a Mixed-Signal Test Bus”,1999.
[7] “IEEE standard for VHDL Register Transfer Level (RTL) synthesis”, IEEE-SA Standards Board, 1999.
[8] M.A. Breuer, A.D. Friedman, “Diagnosis & Reliable Design of Digital System”, 1976.
[9] H.Y. Chang E. Manning and G. Metze, “Fault Diagnosis of Digital System”, 1970.
[10] KEF-Tech, “WINDRIVER V4 Developer’s Guide”, KRF-Tech, 2000.
[11] 何昌祐,”DSP應用於PC-Based運動控制器之技術分析”,機械月刊第二十四卷第二期。
[12] 林傳生, “使用VHDL電路設計語言之數位電路設計”, 儒林圖書有限公司, 1998.
[13] 唐佩忠, “VHDL與數位邏輯設計”, 高立圖書有限公司, 1999.
[14] 陳周造, “Borland C++ Builder by 100 Example入門與應用”, 博碩文化股份有限公司, 1997.
指導教授 葉則亮(Tse-Liang Yeh) 審核日期 2001-7-5
推文 facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu   
網路書籤 Google bookmarks   del.icio.us   hemidemi   myshare   

若有論文相關問題,請聯絡國立中央大學圖書館推廣服務組 TEL:(03)422-7151轉57407,或E-mail聯絡  - 隱私權政策聲明