應用在多重協定標籤交換上之改良式標籤會合法

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：37

、訪客IP：18.119.136.235

姓名

邱宏昌(Hong-Chang Chiou) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

應用在多重協定標籤交換上之改良式標籤會合法

相關論文

★ 無線網路上多媒體傳輸服務之效能改善與研究	★ 語音與數據整合環境之無線網路效能分析
★ 下一代電信網路分封電話技術之效能模擬與分析	★ CDMA系統採保留機制作多媒體傳輸時之效能分析
★ CDMA系統下排程法則之研究	★ 改善TCP在無基礎架構無線網路上的效能
★ 速率隨意碼直接序列分碼多工系統之頻道資源配置機制研究	★ 電信級分封電話交換系統之分散控制結構及其效能分析
★ 具服務品質保證的無線寬頻網際網路之研究	★ 具服務品質保證分碼多工多媒體系統之效能改進
★ 在多協定標籤網路中具服務等級的標籤整合效能分析	★ 以Cellular IP為基礎架構之巨微細胞行動管理機制
★ 標籤交換網路架構下Mobile IP之效能研究	★ 新世代電信網路電信級分封電話信號系統之效能模式及分析
★ 具功率控制下 MCR/DS-CDMA 系統頻道資源配置之效能研究	★ 在異質性網路架構中WLAN允入控制之研究

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

摘要
近年來由於網際網路的使用量快速成長，以及新型態網路服務的產生，大量的資料將會使得標籤辨識碼產生不敷使用的問題，為了提高MPLS網路的可擴充性，因此有關標籤會合的相關技術也相繼因應而生。雖然標籤會合的技術可以很有效的解決標籤辨識碼飽合的問題，但是在進行標籤會合的同時也衍生出另一個問題，即細胞交錯（cell interleaving）的產生，由於標籤中並無所謂的身份辨識欄位，因此當下游的標籤交換路由器收到這些具有相同標籤辨識碼的資料時，要如何有效的分辨出它們原屬於的資料流呢？因此對於此類標籤會合的論文，都是在探討如何在執行標籤會合時，又能同時解決細胞交錯問題的產生。在本篇論文中，主要是根據循環傳送（Implicit Notification）會合法提出一個有效的改良方法，稱之為「改良式標籤會合法」。改良式標籤會合法的目的是在減少無謂的snoop cells傳送，繼而將節省下來的頻寬再分配給有用的資料利用，因此在整體的效能上會比傳統的標籤會合法來的佳。

關鍵字(中)

★ 多重協定標籤交換

關鍵字(英)

★ mpls

論文目次

目錄
摘要 …………………………………………………………………………………..I
目錄 ………………………………………………………………………………….II
圖目 …..……………………………………….…………………………………….III
第一章緒論 …..……………………………………….………………………….1
1.1 前言 …..……………………………………….………………………….1
1.2 研究動機 …..………………………………….………………………….2
1.3 論文架構 …..………………………………….………………………….3
第二章背景及相關研究 …..………………………….…………………….……4
2.1 多重協定標籤交換(MPLS) …..…………………………………………..4
2.1.1 MPLS的架構 ……………………………………………………..5
2.1.2 路由功能模組 ………………..………………………………….7
2.1.3 MPLS傳送原理 ………………..……………………………...….8
2.1.4 標籤的指配原則 ………………..……………………………...10
2.1.5 標籤分配通訊協定(LDP) ………………..………………….....13
2.2 虛擬通道會合方法介紹 …..……………………………………………15
2.2.1 訊框階層交錯離開法 ………………………………...………..16
2.2.2 標頭延伸法 ………………………………………………...…..18
2.2.3 明確告知法 ……………………………………………...……..20
2.2.4 循環傳送法 ………………………………………………….....22
第三章系統架構及模擬機制之描述 …..………………………………………23
3.1 改良式標籤會合方法介紹 …..…………………………………...…….23
3.2 改良式標籤會合法 …………..……………………………………...….24
3.2.1 消息封包格式 ……………………………………………...…..29
3.3 模擬模型與參數 …………..………………………………………...….30
3.3.1 訊務模式 …………………………………………………….....32
第四章模擬結果與討論 …..……………………………………………………37
4.1 情況一 …..…………………………………………………………...….37
4.2 情況二 …..…………………………………………………………...….48
4.3 情況三 …..…………………………………………………………...….53
4.4 情況四 …..…………………………………………………………...….57
第五章結論 …..…………………………………………………………………61
Reference …………………………………………….…………………………...….62
圖目
圖 2. 1 Layer 3 Routing versus Layer 2 Label Switching ……………………………4
圖 2. 2 MPLS網路架構示意圖 ……………………………………………………..6
圖 2. 3 LDP和LSP概念圖 …………………………………………………………6
圖 2. 4 路由功能模組 ………………………………………………………………7
圖 2. 5 MPLS轉送概念圖 …………………………………………………………..8
圖 2. 6 MPLS標籤格式 …………………………………………………...……….10
圖 2. 7 標籤堆疊與階層 …………………………………………………………..12
圖 2. 8 標籤分配運作方式 ………………………………………………………..12
圖 2. 9 LDP訊息交換種類 ………………………………………….……………..13
圖 2. 10 訊框階層交錯離開法 ………………………………………………........17
圖 2. 11 標頭延伸法 ……………………………………………………………....19
圖 2. 12 明確告知法 ………………………………………………………………21
圖 2. 13 循環傳送法 ………………………………………………………………22
圖 3. 1 Information Cell 的格式 …………………………………………………..26
圖 3. 2 改良式標籤會合法傳送端概念圖_1 …………………………….………..27
圖 3. 3 改良式標籤會合法接收端概念圖_1 ……………………………….……..27
圖 3. 4 改良式標籤會合法傳送端概念圖_2 ……………………………….……..28
圖 3. 5 改良式標籤會合法接收端概念圖_2 ………………………………….…..28
圖 3. 6 Memory-based output buffer ATM Switch …………………….....…………30
圖 3. 7 Output Buffer Structure ………………………………………………….….31
圖 3. 8 ON-OFF 訊務模式 …………………………………...………….……..…….31
圖 3. 9 情況一 …..………………………………………………………….…….33
圖 3. 10 情況二 ……………………………………………………………….…...34
圖 3. 11 情況三 ……………………………………………………………….…...35
圖 3. 12 情況四 ……………………………………………………………….…...36
圖 4. 1 比較當load改變時對average cell delay的影響 ……………….………..39
圖 4. 2 比較當load改變時cell delay variance的影響 ………………….……….39
圖 4. 3 比較當load改變時對utilization的影響 ………………………….……...40
圖 4. 4 system load=0.5比較當buffer size改變時對average cell delay的影響 …41
圖 4. 5 system load=0.5比較當buffer size改變時對cell delay variance的影響 ..42
圖 4. 6 system load=0.5比較當buffer size改變時對cell loss probability的影響 .42
圖 4. 7 system load=0.5比較當buffer size改變時對utilization的影響 ……….…43
圖 4. 8 system load=0.7比較當buffer size改變時對average cell delay的影響 …43
圖 4. 9 system load=0.7比較當buffer size改變時對cell delay variance的影響 ..44
圖 4. 10 system load=0.7比較當buffer size改變時對cell loss probability的影響 44
圖 4. 11 system load=0.7比較當buffer size改變時對utilization的影響 ……..…45
圖 4. 12比較當load=0.5與load=0.7對於average cell delay的影響 …………..45
圖 4. 13比較當load=0.5與load=0.7對於cell delay variance的影響 ………….46
圖 4. 14比較當load=0.5與load=0.7對於cell loss probability的影響 …………46
圖 4. 15比較當load=0.5與load=0.7對於utilization的影響 ……………………47
圖 4. 16 system load=0.9比較當buffer size改變時對average low priority cell delay
的影響 ……………………………………………………..…………....…49
圖 4. 17 system load=0.9比較當buffer size改變時對low priority cell delay variance
的影響 ……………………………..……………………………………....49
圖 4. 18 system load=0.9比較當buffer size改變時對low priority cell loss
probability的影響 …………………………………………..……..……....50
圖 4. 19 system load=0.9比較當buffer size改變時對average high priority cell delay
的影響 ………………………………………..……………………………50
圖 4. 20 system load=0.9比較當buffer size改變時對high priority cell delay variance的影響 …………………………………………………………....51
圖 4. 21 system load=0.9比較當buffer size改變時對high priority cell loss
probability的影響 …………………………………………………………51
圖 4. 22 system load=0.9比較當buffer size改變時對utilization的影響 ……..…52
圖 4. 23 system load=0.9比較當buffer size改變時對average low priority cell delay
的影響 ……………………………………………………..…………....…53
圖 4. 24 system load=0.9比較當buffer size改變時對low priority cell delay variance
的影響 ……………………………..……………………………………....54
圖 4. 25 system load=0.9比較當buffer size改變時對low priority cell loss
probability的影響 …………………………………………..……..……....54
圖 4. 26 system load=0.9比較當buffer size改變時對average high priority cell delay
的影響 ………………………………………..……………………………55
圖 4. 27 system load=0.9比較當buffer size改變時對high priority cell delay variance的影響 ……………………………………………………………55
圖 4. 28 system load=0.9比較當buffer size改變時對high priority cell loss
probability的影響 …………………………………………………………56
圖 4. 29 system load=0.9比較當buffer size改變時對utilization的影響 ……..…56
圖 4. 30 system load=0.9比較當buffer size改變時對average low priority cell delay
的影響 ……………………………………………………..…………....…57
圖 4. 31 system load=0.9比較當buffer size改變時對low priority cell delay variance
的影響 ……………………………..……………………………………....58
圖 4. 32 system load=0.9比較當buffer size改變時對low priority cell loss
probability的影響 …………………………………………..……..……....58
圖 4. 33 system load=0.9比較當buffer size改變時對average high priority cell delay
的影響 ………………………………………..……………………………59
圖 4. 34 system load=0.9比較當buffer size改變時對high priority cell delay variance的影響 ………………………………….………………...………59
圖 4. 35 system load=0.9比較當buffer size改變時對high priority cell loss
probability的影響 …………………………………………………………60
圖 4. 36 system load=0.9比較當buffer size改變時對utilization的影響 ……..…60

參考文獻

Reference
[1] Y. Rekhter, B. Davie, D. Katz, E. Rosen, and G. Swallow, “Cisco system’s tag switching architecture overview,” RFC 2105, Feb. 1997
[2] A. Viswanathan, N. FELDMAN, R. Boivie, and R. Woundy, “ARIS: Aggregate route-base IP switching,” Internet Draft draft-viswanathan-aris-overview-00.txt, Mar. 1997
[3] P. Newman, T.Lyon, and G. Minshall, “Flow labeled IP : Connectionless ATM under IP,” in proc. INFOCOM’96, San Francisco, CA , pp.1251-1266
[4] y. Katsube, K. Nagami, and H. Esaki, “Toshiba’s router architecture extensions for ATM : Overview,” RFC 2098, Feb. 1997
[5] H. K. Chow, A. Leon-Gracia, “VC-Merge Capable Scheduler Design,” ATM Workshop, 1999. IEEE Proceedings, pp.153-160 May.1999
[6] I. Widjaja, A. Elwalid, “Performance Issues in VC-Merge Capable Switches for Multiprotocol Label Switching,” IEEE J. Select. Areas Communications, vol.17, no.6, pp.1178-1189
[7] M. Grossglauser, K. Ramakrishnan, “SEAM: Scalable and Efficient ATM Multicast,” in proc. INFOCOM’97, April. 1997
[8] M. Baldi, D. Bergamasco, S. Gai, D. Malagrino, “AAL5X: ATM Adaptation Layer5 eXtension for Efficient VC Merging over ATM Networks,” in proc. INFOCOM’98, APRIL. 1998
[9] S. Komandur. D. Mosse, “SPAN: A Data Forwarding Model for Multipoint-to-Multipoint Connection Support in ATM Network,” in Proc. ICCCN’97, Sept. 1997
[10] J. Crowcroft, S. Komandur, D. Mosse, “CRAM: Cell Re-labeling at Merge-points for ATM Multicast,” in proc. ATM’98, May. 1998
[11] Shao Xu, Ding Wei, “Buffer performance study of the VC merging capable ATM-based MPLS switch by simulation,” Info-tech and Info-net. 2001 pp.116-121 vol.2
[12] Sun Kang, Byeong-cheol Choi, Chang-sik Choi, “IP forwarding engine with VC merging in ATM-based MPLS system,” Computer Communications and Networks, 2000. Proceedings pp.459-462
[13] Peifang Zhou, Yang, O. W. W. “Reducing buffer requirement for VC-merge capable ATM switches,” GLOBECOM’99, Volume: 1A, 1999 pp.44-48
[14] Jae Young Kim, Byung Jun Ahn, Hyeong Ho Lee, “Improved VC-merging method in MPLS networks,” ICATM 2001. pp. 28-31
[15] R. Venkateswaran, S. Li, X. Chen, C. S. Raghavendra, N. Ansari, “Improved VC-merging for multiway communications in ATM networks,” Computer Communications and Networks, 1998. Proceedings. pp.4-11 Oct 1998.
[16] 楊儒達, “高效能多層通訊協定標籤交換技術之研究,” 國立高雄第一科技電腦與通訊工程系　91年碩士論文
[17] 曾硯彬, “在MPLS網路中具服務等級的Label Merge效能分析” 國立中央大學電機工程研究所　91年碩士論文

指導教授

吳中實(Jung-Shyr Wu)

審核日期

2003-7-3

推文