博碩士論文 91521012 詳細資訊




以作者查詢圖書館館藏 以作者查詢臺灣博碩士 以作者查詢全國書目 勘誤回報 、線上人數:15 、訪客IP:35.175.179.52
姓名 夏源斌(Yuan-Bin Sha)  查詢紙本館藏   畢業系所 電機工程學系
論文名稱 Verilog-A語言的涵蓋率量測之研究
(The Study on Code Coverage Metris for Verilog-A)
相關論文
★ 運算放大器之自動化設計流程及行為模型研究★ 高速序列傳輸之量測技術
★ 使用低增益寬頻率調整範圍壓控震盪器 之1.25-GHz八相位鎖相迴路★ 類神經網路應用於高階功率模型之研究
★ 使用SystemC語言建立IEEE 802.3 MAC 行為模組之研究★ 以回填法建立鎖相迴路之行為模型的研究
★ 高速傳輸連結網路的分析和模擬★ 一個以取樣方式提供可程式化邏輯陣列功能除錯所需之完全觀察度的方法
★ 抑制同步切換雜訊之高速傳輸器★ 以行為模型建立鎖相迴路之非理想現象的研究
★ 遞迴式類神經網路應用於序向電路之高階功率模型的研究★ 用於命題驗証方式的除錯協助技術之研究
★ 利用類神經模型來估計電源線的電流波形之研究★ 5.2GHz CMOS射頻接收器前端電路設計
★ 適用於OC-192收發機之頻率合成器和時脈與資料回復電路★ 適用於中頻接收端的類比前級電路設計
檔案 [Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載]
  1. 本電子論文使用權限為同意立即開放。
  2. 已達開放權限電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。
  3. 請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。

摘要(中) 在目前的電路設計上,混合訊號電路為IC設計上的一個趨勢,而在類比電路上模擬將是現階段的重要問題,以Verilog-A 硬體描述語言為主的類比行為模型(behavior model)描述,已經是一個主流的設計方法,在之前的SPICE摸擬上可能都需要很長的時間,而這個時間會隨著電路上的複雜度變得愈長,所以為了減少模擬時間上的浪費,我們必需要把描寫的層次提高到行為模型的描述來加快設計上的流程。
為了在Verilog-A中可以去做有效率的語法測量,以及輸入信號的品質,所以在這次的研究中,我們將去分析Verilog-A的語法和輸入信號的關係,在這裡我們使用到一些數位的涵蓋率(Coverage Metrics)分析方式,而這些方式是可以使用在Veriog-A中的,再來更進一步去提出新的分析方法來驗證類比的行為,我們的方法是提供一個量測極點和零點的區域驗證,利用涵蓋率達到100%來評估類比電路的輸入頻率信號是否有去包含所有的區域驗證。在涵蓋率達到100%的量測也不可以保證我們的設計是100%的沒有問題,不過涵蓋率的分析方式確提供了一個硬體描述語言有系統性的驗證流程,而它也像是一個助手一樣,幫助設計者來確保測試信號的品質。
關鍵字(中) ★ 涵蓋率量測 關鍵字(英) ★ code coverage metrics
★ verilog-a
論文目次 摘要 i
致謝 ii
論文目次 iii
第一章 序論 1
1.1 介紹與研究動機 1
1.2 論文整體組織 4
第二章 相關背景與知識 5
2.1 Verilog-A的介紹 5
2.1.1 特性與優點 5
2.1.2 語法介紹 6
2.1.3 環境的使用 7
2.2 數位涵蓋率量測 9
2.2.1 數位涵蓋率的介紹 9
2.2.2 數位涵蓋率延伸至Verilog-A的種類 10
2.2.2.1 陳述Coverage(Statement Coverage) 11
2.2.2.2 判斷Coverage(Decision Coverage) 11
2.2.2.3 路徑Coverage(Path Coverage) 12
2.2.2.4 條件Coverage(Condition Coverage) 13
第三章 Verilog-A的頻率涵蓋率 14
3.1 基本涵蓋率的問題與解決方式 14
3.2 頻率涵蓋率 17
3.2.1極零點區域的量測方法 17
3.2.2 流程圖說明 19
3.2.3 Verilog-A中的極零點描述方式 20
3.2.4 錯誤的分析與定義 23
第四章 實驗與分析 25
4.1 實驗一 25
4.1.1 低通濾波器的分析 25
4.1.2 Verilog-A程式與錯誤部份的描述 26
4.1.3 基本涵蓋率的實驗測量結果 26
4.1.4 頻率涵蓋率分析與模擬結果說明 28
4.2 實驗二 30
4.2.1 電路行為方塊圖說明 30
4.2.2 Verilog-A程式與錯誤部份的描述 31
4.2.3 一個測試信號使用基本涵蓋率分析結果 36
4.2.4 多個測試信號使用基本涵蓋率分析結果 37
4.2.5 頻率涵蓋率分析錯誤結果與預期正確結果 40
4.3 實驗三 42
4.3.1 電路行為方塊圖說明 42
4.3.2 Verilog-A程式與錯誤部份的描述 43
4.3.3 基本涵蓋率的實驗測量結果 45
4.3.4 頻率涵蓋率分析與結果說明 46
4.4 實驗四 49
4.4.1 電路行為方塊圖說明 49
4.4.2 Verilog-A錯誤部份描述 50
4.4.3 基本涵蓋率量測 51
4.4.4 頻率涵蓋率量測結果與錯誤分析 52
4.5 隨機注入錯誤在Verilog-A的實驗 55
4.6 實驗結果說明 56
第五章 結論與未來工作方向 57
參考文獻 58
參考文獻 [ 1] Joseph T. Smith and Harold K. Brown,”Mixed-Signal Circuit Simulation System with Behavior Modeling Capability”, Southcon/94. Conference Record , 29-31 Mar 1994.
[ 2] Johansson, R.; Verhaegen, M.; Chou, C.T.; Robertsson, A.;” Behavioral model identification”,Decision and Control, 1998. Proceedings of the 37th IEEE Conference on , Volume: 1 , 1998.
[ 3] I. Miller,D. FitzPatrick and R. Aisola,”Analog design with Verilog-A” IEEE International proceedings of the Verilog HDL Conference,April 1997.
[ 4] Open Verilog International, “Verilog-AMS Language Reference Manual 2.0”, January 2000.
[ 5] IEEE Standard VHDL Analog and Mixed-Signal Extensions (IEEE Standard 1076.1-1999), December, 1999.
[ 6] CIC訓練課程 Mixed-Signal IC Design Kit Training Manual,國家晶片系統設計中心,Feb. 2002.
[ 7] AffirmaTM Verilog-A Language Reference,Product Version 4.4.6,Cadence Design Systems,Inc.,July 2001.
[ 8] D. Fitzpatrick and I. Miller,”Analog Behavior Modeling with Verilog-A Language”,Kluwer Academic Publishers,1997.
[ 9] CIC訓練課程 Verilog-A Training Manual,國家晶片系統設計中心,February 2002.
[10] AffirmaTM Mixed-Signal Circuit Design Environment User Guide,Product Version 4.4.6,Cadence Design Systems,Inc.,October 2001.
[11] Aarti Gupta, Sharad Malik, and Pranav Ashar, “Toward Formalizing a Validation Methodology Using Simulation Coverage”, 34th DAC, Jun. 1997.
[12] Mike Benjamin, Daniel Geist, Alan Hartman, Yaron Wolfsthal, Gerard Mas, and Ralph Smeets, “A Study in Coverage-Driven Test Generation”, 36th DAC, Jun. 1999.
[13] Jing-Yang Jou and Chien-Nan Jimmy Liu, "Coverage Analysis Techniques for HDL Design Validation", the 6th Asia Pacific Conference on cHip Design Languages, Oct. 1999.
[14] David Dempster and Michael Stuart, “Verification Methodology Manual for Code Coverage in HDL Designs”, Teamwork International, Hampshire, United Kingdom, May 2000.
[15] Guide to Digital Performance and Coverage Analysis for OpenVMS System,DECset for OpenVMS,Version12.3,November 1998.
[16] Verification Navigator Environment,From TransEDA,January 21,2002.
[17] Ashok Balivada;Jin Chen;Jacob A. Abraham,”Analog Testing with Time Response Parameter”,IEEE Design & Test of Computer,June 1996.
[18] Schwartz and Mischa “Communication System and Techniques” 1966
[19] Paul R. Gray and Paul J. Hurst “Analysis And Design of Analog Integrated Circuits”, Feb. 2001.
[20] John G. Proakis and Masoud Salehi “Communication System engineering” 1994
指導教授 劉建男(Chien-Nan Jimmy Liu) 審核日期 2004-7-15
推文 facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu   
網路書籤 Google bookmarks   del.icio.us   hemidemi   myshare   

若有論文相關問題,請聯絡國立中央大學圖書館推廣服務組 TEL:(03)422-7151轉57407,或E-mail聯絡  - 隱私權政策聲明