利用聲明驗證方法協助硬體除錯之研究

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：105

、訪客IP：3.149.238.239

姓名

蔡宗智(Tsung-Chih Tsai) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

利用聲明驗證方法協助硬體除錯之研究
(On Assertion-Based Verification for Hardware Debugging)

相關論文

★ 運算放大器之自動化設計流程及行為模型研究	★ 高速序列傳輸之量測技術
★ 使用低增益寬頻率調整範圍壓控震盪器之1.25-GHz八相位鎖相迴路	★ 類神經網路應用於高階功率模型之研究
★ 使用SystemC語言建立IEEE 802.3 MAC 行為模組之研究	★ 以回填法建立鎖相迴路之行為模型的研究
★ 高速傳輸連結網路的分析和模擬	★ 一個以取樣方式提供可程式化邏輯陣列功能除錯所需之完全觀察度的方法
★ 抑制同步切換雜訊之高速傳輸器	★ 以行為模型建立鎖相迴路之非理想現象的研究
★ 遞迴式類神經網路應用於序向電路之高階功率模型的研究	★ 用於命題驗証方式的除錯協助技術之研究
★ Verilog-A語言的涵蓋率量測之研究	★ 利用類神經模型來估計電源線的電流波形之研究
★ 5.2GHz CMOS射頻接收器前端電路設計	★ 適用於OC-192收發機之頻率合成器和時脈與資料回復電路

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

目前的設計已經越來越龐大，功能性驗證相對的也比起以前更顯的重要。而如何使用更有效的驗證方法，使得驗證可以變的更有效率，已經變成了一件刻不容緩的事。
聲明被應用在軟體上已經行之有年，並且一般被認為是最有效率的除錯技巧之一。近年來這個觀念慢慢的被引用到硬體描述語言上，來加快硬體描述語言的除錯速度。但是由於測試檔案越來越龐大，單純的只使用軟體來模擬，就顯的非常耗費時間且不切實際。FPGA是改善模擬時間太長的一種選擇。但是FPGA並沒有辦法提供在除錯技巧上的高可觀性。
因此如果我們可以綜合聲明與FPGA各別的優點，這樣就可以提供一個最好的除錯模式。因此我們提出了我們的想法：將聲明直接合成在FPGA中，進而達到模擬時間縮短和高可觀性的優點。而這就達成了我們的最終目的：縮短驗證時間。

關鍵字(中)

★ 硬體
★ 驗證
★ 聲明

關鍵字(英)

★ verification
★ assertion
★ hardware

論文目次

Chapter 1 序論 ………………………………………………1
1.1 簡介 ……………………………………………………………………………1
Chapter 2 相關背景與知識 …………………………………5
2.1 應用聲明驗證(Assertion-Based Verification) …………………5
2.2 FPGA 上相關debug 模式之研究與討論……………………………17
Chapter 3 研究和方法………………………………………21
3.1 提出的架構 ...................................................21
3.2 AM (Assertion Monitor)........................................22
3.3 TS (Time Stamp)................................................32
3.4 MCS (Message Collection and Scheduling).........................33
Chapter 4 實驗過程和結果..........................41
4.1 紅綠燈的小實驗................................................41
4.2 管路中央處理器單元實驗數據....................................45
Chapter 5 結論....................................48
Reference ........................................50

參考文獻

[1] Source：Bob Payne of Philips (2002)
[2] Source：Collett International 2000
[3] Tiwari, A.; Tomko, K.A.; “Scan-chain based watch-points for efficient run-time debugging and verification of FPGA designs”，Design Automation Conference, 2003. Page(s):705 – 711
[4] Jin-Hua Hong (洪進華)，” Review of Boundary Scan ”，Department of Electrical EngineeringNational University of Kaohsiung
[5] Vermeulen, B.; Urfianto, M.Z.; Goel, S.K.; ”Automatic generation of breakpoint hardware for silicon debug”，Design Automation Conference, 2004. Page(s):514 - 517
[6] Peterson, K.; Savaria, Y.; ”Assertion-based on-line verification and debug environment for complex hardware systems ”，Circuits and Systems, 2004. ISCAS '04. 2004 Page(s):II - 685-8 Vol.2
[7] R. York, J. Sharp, “Real Time Debug for System-on-Chip Devices”, White Paper, ARM Ltd., Cambridge, UK, June 1999.
[8] Foster, H.D., A.C. Krolnik, and D.J. Lacey, Assertion-Based Design, Kluwer Academic Publishers, Boston, 2003.
[9] R. Leatherman, B. Ableidinger, and N. Stollon, “Method offers snapshot of SoC operation”, EE Times, CMP Media LLC, Manhasset, NY, April 2003.
[10] M. El Shobaki, “On-Chip Monitoring of Single- and Multiprocessor Hardware Real-Time Operating Systems”, 8th International Conference on Real-Time Computing Systems and Applications, 2002.
[11] C. MacNamee and D. Heffernan, “Emerging on-chip debugging techniques for real-time embedded systems”, Computing & Control Engineering Journal, IEE, Stevenage, UK, pp. 295-303,December 2003.
[12] C. Brokish and D. Kertis, “Adapting traditional embedded debug strategies to SoC designs”, EE Times, CMP Media LLC,Manhasset, NY, June 2002.
[13] R. Drechler, “Synthesizing checkers for on-line verification of System-on-Chip designs”, Proceedings of the 2003 IEEE ISCAS, IEEE, Piscataway, NJ, vol. 4, pp. 748-751, May 2003.
[14] B. Tabbara, Y.-C. Hsu, G. Bakewell and S. Sandler, “Assertion- Based Hardware Debugging”, White Paper, DVCon 2003, San Jose, CA, February 2003.
[15] C. Maxfield, “Walking the assertion maze”, EE Design, CMP Media LLC, Manhasset, NY, August 2002.
[16] 0-In Design Automation inc., “Assertion-Based Verification for Complex Designs”, White Paper, 0-In Design Automation inc., San Jose, CA, January 2003.
[17] Bergeron, J., Writing Testbenches: Functional Verification of HDL Models, Kluwer Academic Publishers, Boston, 2003.
[18] H.D. Foster, “Property Specification: The key to an Assertion- Based Verification Platform”, Electronic Design Processes 2003, Monterey, CA, 2003.

指導教授

劉建男(Chien-Nan Liu)

審核日期

2005-7-21

推文