蝠翼：一個晶圓圖特徵化與產生的歸納模型

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：24

、訪客IP：18.191.223.40

姓名

邱政文(Cheng-Wen Chiu) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

蝠翼：一個晶圓圖特徵化與產生的歸納模型
(Bat-Wing: An Inductive Model for Wafer Map Characterization and Generation)

相關論文

★ E2T-iSEE:應用於事件與情感狀態轉移排程器之編輯	★ “偶”:具情感之球型機器人
★ 陣列區塊電容產生器於製程設計套件之評量	★ 應用於數位家庭整合計畫影像傳輸子系統之設計考量與實現
★ LED 背光模組靜電放電路徑	★ 電阻串連式連續參考值產生器於製程設計套件之評量
★ 短篇故事分類與敘述	★ 延伸考慮製程參數相關性之類比電路階層式變異數分析器
★ 以電子電路觀點對田口式惠斯登電橋模擬實例的再分析	★ 應用於交換電容ΔΣ調變電路之電容排列良率自動化擺置平台
★ 陣列MiM電容的自動化佈局	★ 陣列MiM電容的平衡接點之通道繞線法
★ 氣象資訊達人	★ 嵌入式WHDVI多核心Forth微控制器之設計
★ 應用於電容陣列區塊之維持比值良率的通道繞線法	★ 使用於矽穿孔耦合分析之垂直十字鏈基板結構

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

在製程變動的情況，晶片的良率會因為在晶圓上不同的位置下，會有不同的特徵。這些因製程而導致良率變化的特色，從晶圓圖的觀點來觀察是最容易了解的。在這篇論文中，我們從收集到的資料中歸納出晶圓圖會有以蝠翼良率的變化特色，然後將這變化的特色加入了空間相關性，最後提出一個具有空間相關性晶圓圖產生器並且是可以產生群聚的現象，同時也建構出一個快速分析群聚現象位置和大小的方法。

摘要(英)

Under the process variation, the yield of the chips which are at the different locations with different characterization is in the same wafer. Because of the characterization of the yield of the process variation, it is the easiest observation from the viewpoint of the wafer-map. In this paper, we suggest a wafer map generator with the special correlation which is based on the characterization of the bat-wing yield. The wafer map generator can produce the cluster phenomenon, and the rapid method has been established to judge the position and size of the cluster.

關鍵字(中)

★ 晶圓圖分析
★ 晶圓圖特徵

關鍵字(英)

★ wafer map characterization
★ spatial correlation

論文目次

摘要 I
ABSTRACT II
誌謝 III
目錄 IV
圖目錄 V
表目錄 VI
第一章簡介 1
1.0 前言 1
第二章 IC 製程 5
2.0 IC 製程 5
2.1 晶圓圖樣的種類 10
第三章蝠翼良率模型 12
3.0 晶圓的特性 12
3.0-1前人的研究 12
3.0-2 歸納的特性 17
3.1蝠翼良率模型的參數 19
3.2 觀察平均製程能力值和標準差值的變動 21
3-3 空間相關性 23
3.4 擁有空間相關的蝠翼良率模型 26
3.4-1 模擬的方法 26
3.4-2 μM值變動 27
3.4-3 σM 值變動 28
3.4-4相闗係數值增加的情況 29
第四章分析晶圓圖 33
4.0 符合 BAT-WING的特性 33
4.1 群聚現象的分析 36
第五章結論 40
參考文獻 41

參考文獻

[1] M. Orshansky, L. Milor, P. Chen, K. Keutzer, and C. Hu, “Impact of spatial intrachip gate length variability on the performance of high-speed digital circuits,” in IEEE Trans. on Computer-Aid Design of Integrated Circuits and Systems, May, 2002, pp.544-553.
[2] Charles Gross, Kenneth W. Tobin, David Jensen and Dinesh Mehta “Assessing future technology requirements for rapid isolation and sourcing of faults”[online]. Available: http://www.micromagazine.com/archive/98/07
/jensen.html
[3] W. Maly, H.T. Heineken, J. Khare, P.K. Nag, P.Simon and C. Ouyang. ”Design-Manufacturing Interface: Part II – Applications,” proceedings of DATE, Feb 1998, pp. 557-562
[4] Hiroo Masuda, “Challenge: variability characterization and modeling for 65- to 90-nm processes,” IEEE custom integrated circuits conference 2005.
[5] 蘇文彬,“Application of wafer map analysis for yield learning”碩士論文﹐中華大學﹐2003.
[6] 鄭國樟, “SB_WMG: A Syndrome-Based Wafer Map Generator for Characterizing Process Variation” 碩士論文﹐中華大學﹐2005.
[7] W. Maly, H.T. Heineken, J. Khare, and P.K. Nag, ” Design -Manufacturing Interface: Part I – Vision,” proceedings of DATE, Feb 1998, pp. 550-556.
[8] yieldWerx Semiconductor, Reports Gallery –Zone Yield [online]. Available: http://www.yieldwerx.com/z5.htm
[9] J. Cain and C. Spanos, “Electrical linewidth metrology for systematic CD variation characterization and causal analysis,” Metrologe, Inspection, and process Control for Microlithography XVII, Proceedings of SPIE vol. 5038, 2003, pp.350-361.
[10] P. Friedberg, Y. Cao, J. Cain,R. Wang, J. Rabaey, and C. Spanos, “Modeling within-die spatial correlation effects for process-design co-optimization,” in sixth international Symposition on Quality of Electronic Design, March 2005, pp. 516-521.
[11] 陳憲治, “Whirlpool II：一個具多樣觀察面的晶圓分析器” 碩士論文, 中華大學, 1999.

指導教授

陳竹一(Jwu-E Chen)

審核日期

2006-7-17

推文