數位電視地面廣播系統內接收機之快速傅立葉轉換處理器研究與設計

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：78

、訪客IP：18.116.51.117

姓名

徐稚邦(Chih-Pang Hsu) 查詢紙本館藏

畢業系所

通訊工程學系

論文名稱

數位電視地面廣播系統內接收機之快速傅立葉轉換處理器研究與設計
(Design of Fast Fourier Transform Processor in DVB-T Inner Receiver)

相關論文

★ WiMAX基地台信號覆蓋實地量測與分析	★ 被動元件阻抗量測原理及實務
★ 正交分頻多工接收機中數位降頻器之低通濾波器設計	★ 適用於數位電視之里德所羅門編解碼硬體實作
★ 數位電視地面廣播系統之通道估測與等化器設計與實現	★ 數位電視地面廣播之數位基頻收發機即時軟體設計與實現
★ 數位電視地面廣播系統通道解碼之腓特比解碼器實現	★ 無線區域網路收發機之整合實現與測試
★ 以DSP處理器實現數位電視地面廣播系統發射機	★ 數位電視內接收機同步系統之設計與實現
★ AIS實體層(GMSK/FM)與資料鏈結層軟體無線電技術實現	★ 數位電視地面廣播之數位降頻器與再取樣器設計與實現
★ 軟體無線電任意基頻訊號接收機系統設計及實現	★ 陣列天線互耦及接收機增益與相位對波束合成器性能影響及校正研究
★ 適用於OFDM系統之可變長度快速傅立葉轉換處理器設計與實現	★ DVB-T數位電視廣播接收機之數位前端與同步系統設計與實現

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

歐規的數位電視地面廣播系統(DVB-T)使用了正交分頻多工(OFDM)的技術，而快速傅立葉轉換(FFT)是實現整個DVB-T內接收機系統的一個重要關鍵，因此訊號即時的處理顯得相當重要。自從1965年Cooley-Tukey首先提出快速傅立葉轉換演算法後，許多類似的演算法也相繼被提出，其中Radix-22 就是其中之一。
本論文中，採用Radix-22 FFT演算法，並以管線化(Pipeline-based)為基礎之單一路徑延遲回授(SDF)硬體架構來實現整個快速傅立葉轉換處理器。架構中以座標軸數位旋轉計算器(CORDIC)取代複數乘法器，以降低硬體複雜度；而架構中所需用到之記憶需求量非常龐大，在此以FPGA內部記憶體(Block Memory)來實現，達成節省硬體資源之目的。最後透過Xilinx Virtex-II Pro XC2vP30-FF1152 FPGA來實現2048/8192點的快速傅立葉轉換電路，已驗證本論文所提之快速傅立葉轉換處理器架構。

摘要(英)

The European standard for terrestrial digital video broadcasting (DVB-T) adopted the orthogonal frequency-division multiplexing (OFDM) technique. Fast Fourier Transform is a key point to implement a DVB-T inner receiver. Therefore, the signal processing immediately is very important. Many similar Fourier transform algorithms are proposed after the first proposed by Cooley-Tukey in 1965. Radix-22 algorithm is one of them.
In this thesis, we implement a FFT processor which based on Single-Path Delay Feedback (SDF) of pipeline-based architecture. To decrease the hardware complexity, we use the Coordinate Rotation Digital Computer (CORDIC) in place of complex multiplexer. It needs a lot of memory in the architecture, so we implement it by Block Memory in FPGA to achieve the goal that saving hardware resources. At last, we implement the 2048/8192 points of FFT circuit on Xilinx Virtex-II Pro XC2vP30-FF1152 FPGA to verify the architecture that we proposed.

關鍵字(中)

★ 快速傅立葉轉換
★ 數位電視地面廣播系統

關鍵字(英)

★ Fast Fourier Transform
★ DVB-T

論文目次

中文摘要 I
英文摘要 II
誌謝 III
目錄 IV
圖目錄 VI
表目錄 VIII
第一章緒論 1
1-1 研究動機與背景 1
1-2 章節提要 3
第二章數位電視地面廣播系統簡介 4
2-1 簡介 4
2-2 DVB-T系統規格與參數 4
第三章快速傅立葉演算法 10
3-1 簡介 10
3-2 離散傅立葉轉換與快速傅立葉轉換簡介 10
3-3 Radix-2演算法 13
3-3-1 Decimation-In-Time演算法 13
3-3-2 Decimation-In-Frequency演算法 15
3-4 Radix-4演算法 17
3-5 Radix-22演算法 19
3-6 Radix-2/4演算法 22
3-7 結論 23
第四章硬體架構與硬體實現 25
4-1 簡介 25
4-2 Pipeline-based架構 25
4-2-1 多路徑延遲連接(MDC)架構 26
4-2-2 單一路徑延遲回授(SDF)架構 28
4-3 座標軸數位旋轉計算器(CORDIC) 30
4-4 硬體實現 33
4-4-1 蝶型運算器架構 34
4-4-2 FPGA內部記憶體架構 36
4-4-3 CORDIC架構 37
4-4-4 控制訊號S之整理 40
第五章電路合成與結果分析 42
5-1 系統設計流程 42
5-2 模擬結果與分析 43
5-3 電路合成 54
第六章結論與未來發展 58
參考文獻 59

參考文獻

[1] ETSI EN 300 744, Digital Video Broadcasting (DVB)；Framing structure, channel coding and modulation for digital terrestrial television, European Standard.
[2] Ray Andraka, “A survey of CORDIC algorithms for FPGA based computers.”
[3] Shousheng He and Mats Torkelson, “A New Approach to Pipeline FFT processor.”
[4] Yih-Ming Chen, Digital Audio/Video Broadcasting Standard Techniques and Applications, Fall Workshop on Information Theory and Communications, Taiwan, 2005.
[5] Sang Yoon Park, Nam Ik Cho, Sang Uk Lee, Kichul Kim, Jisung Oh, “DESIGN OF 2K/4K/8K-POINT FFT PROCESSOR BASED ON CORDIC ALGORITHM IN OFDM RECEIVER.”
[6] Despain, A.M., “Fourier Transform Computations Using CORDIC Iterations.”
[7] Despain, A.M., “Very fast Fourier transform algorithms hardware for implementation.”
[8] XILINX, Product Specification DS234, “Single-Port Block Memory.”
[9] Yu-Wei Lin, Hsung-Yu Liu, and Chen-Yi Lee, “A Dynamic Scaling FFT Processor for DVB-T Applications.”
[10] Jung-Hee Suk, Dae-Won Kim, Taek-Won Kwon, Suk-Kun Hyung and Jun-Rim Choi, “A 8192 Complex Point FFT/IFFT for COFDM Modulation Scheme in DVB-T System.”
[11] Shousheng He and Mats Torkelson, “Design and Implementation of a 1024-point Pipeline FFT Processor.”

指導教授

陳逸民(Yih-Min Chen)

審核日期

2006-7-18

推文