![]() |
|
以作者查詢圖書館館藏 、以作者查詢臺灣博碩士 、以作者查詢全國書目 、勘誤回報 、線上人數:35 、訪客IP:3.15.34.122
姓名 莊勝富(Sheng-fu juang) 查詢紙本館藏 畢業系所 電機工程學系 論文名稱 電阻串聯式連續參考值產生器的佈局
(Layout of a Resistor-String Successive Reference Generator)相關論文 檔案 [Endnote RIS 格式]
[Bibtex 格式]
[相關文章]
[文章引用]
[完整記錄]
[館藏目錄]
[檢視]
[下載]
- 本電子論文使用權限為同意立即開放。
- 已達開放權限電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。
- 請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。
摘要(中) 電阻串式數位類比轉換器電路在實際應用上具有能迅速產生連續參考電壓值、保證單調性的好處,然而在實體佈局層面,如果導線電阻不一致時,會造成積分非線性誤差變差。利用我們所提出的局部性以及全面性佈局策略,依導線長度和接點個數來調整導線寬度,能有效率地同時降低探戈行軍式蛇行排法的導線電阻到8.99歐姆,並且控制導線電阻的標準差到0.055歐姆;外接引線時並且調整電阻兩端的接點個數,使電阻端點的阻值一致,如此來抑制非線性累積誤差達到0.3215個最小位元電壓以下。 摘要(英) The resistor-string digital-to-analog converter in actual application can be used to generate continuous-reference voltage output quickly and the monotonicity is guaranteed. The unbalanced wire resistance in the physical layout implementation will make the Integral Nonlinearity error greater. Using our Local and Global strategies and base on interconnect length and contact count to adjust interconnect width. The strategy can reduce the wire resistance of Snaky Tango-Route March permutation to 8.99 ohm effectively, and control the standard deviation of wire resistance to 0.055 ohm in the physical layout implementation. Adjusting contact count of resistor node and make identical resistor node resistance in order to suppress Integral Nonlinearity error to 0.3215LSB. 關鍵字(中) ★ 電阻串聯式連續參考值產生器 關鍵字(英) ★ Resistor-String Successive Reference Generator 論文目次 第一章 簡介 1
1.1 前言 1
1.2 微顯影技術對設計佈局所帶來的挑戰 2
1.3 為什麼是類比 4
1.4 分析電路的架構 5
1.5 實體佈局驗證 7
1.6 論文組織 8
第二章 連續參考值產生器之衡量規格分析 9
2.1 架構 9
2.1.1 電阻串聯式 10
2.2 規格定義 11
2.2.1 Full-Scale Range( ) 11
2.2.2 LSB Step Size 11
2.2.3 解析度(Resolution) 11
2.2.4 單調性(Monotonicity) 11
2.2.5線性最小歸迴曲線(Best_fit_line) 12
2.2.6 偏移誤差(Offset Error) 14
2.2.7 增益誤差(Gain Error) 14
2.2.8 微分非線性誤差(Differential Nonlinearity error ,DNL) 15
2.2.9 積分非線性誤差(Integral Nonlinearity error ,INL) 15
2.3 連續參考值產生器分析模擬 16
2.3.1 連續參考值產生器架構 16
2.3.2 模擬方法 17
2.4 電阻佈局排列分類 19
2.4.1 TANGO行軍式排法(Tango Sequential Permutation) 19
2.4.2 二維電阻排列方式 20
2.5 二維排列之線性度分析 23
第三章 連續參考值產生器之實體佈局 24
3.1 電阻實體佈局的基本概念 24
3.2 Tango_RM@Spiral實體佈局 26
3.3 Interconnect問題 27
3.4 Tango_RM@Snake 之實體佈局步驟 31
第四章 模擬結果 35
4.1 導線電阻分析 35
4.2 實體佈局 37
4.2.1傳統循序排法 37
4.2.2 Tango行軍式蛇形排法 37
4.3 模擬結果分析 39
4.3.1 Pre-simulation的INL與DNL分佈圖 39
4.3.2 傳統循序排法Post-simulation之INL與DNL分佈圖 40
4.3.3 Tango_RM@Snake Post-simulation之INL與DNL分佈圖 41
第五章 結論 43
參考文獻 44參考文獻 [1] Cormac S. G. Conroy, William A. Lane, and Michael A. Moran “Statistical Design Techniques for D/A Converters,” IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL. 24, NO. 4. AUG. 1989
[2] Geert A. M. Van der Plas, Jan Vandenbussche, Willy Sansen, Michel S. J. Steyaert and Georges G. E. Gilen, “A 14-bit Intrinsic Accuracy Q2 Random Walk CMOS DAC,” IEEE J. Solid-State Circuits, VOL. 34, No. 12, Dec. 1999.
[3] Srinivas Raghvendra, Philippe Hurat Synopsys, Inc. “DFM:Linking Design and Manufacturing,” Proceedings of the 18th International Conference on VLSI Design held jointly with 4th International Conference on Embedded System Design(VLSID’05),1063-9667/05
[4] Chunlei Shi, James Wilson, and Mohammed Isamail, “Design Techniques for Improving Intrinsic Accuracy of Resistor String DAC’s,” IEEE Circuits and Systems,2001. ISCAS VOL. 1, 6-9 May 2001
[5] Jurgen Deveugele, Geert Van der Plas, Michiel Steyaert, and Willy Sancen, “A Gradient Error and Edge Effect Tolerant Switching Scheme for a High Accuracy DAC,” Circuits and Systems I, Regular Papers, IEEE Transactions on, VOL. 51,NO. 1, Jan. 2004, pp.191-195
[6] Horsky, P., ” A 16 bit +sign monotonic precise current DAC for sensor applications,” Design, Automation and Test in Europe Conference and Exhibition 2004. Proceedings , VOL. 3 , 16-20 Feb. 2004, pp.34-38
[7] 王生勳, “EMN-RNG:用於電路分析的加強化多維常態隨機向量產生器,”中華大學電機工程學系碩士論文2001
[8] 藍東鑫, “元件匹配特性在空間上的相關分析,” 中華大學電機工程學系碩士 論文 2002
[9] 呂元戎, “連續參考值產生器之空間相關分析,” 中華大學電機 工程學系碩士 論文 2003
[10] 林智勝, “Tango_RM : 一個電阻串聯連續參考值產生之強化排列結構,”中華大學電機 工程學系碩士論文 2004
[11] 黃泓文, “連續參考值產生器之線性度分析,” 中華大學電機 工程學系碩士論文 2005
[12] 李柏鈺, “A 14-bit 200Ms/s Digital to Analog Converter without trimming,”淡江大學電機 工程學系碩士論文 2002
[13] 蔡乙仲, “A CMOS 125 MHz Transmitter for UTP Cable,”交通大學電子 工程學系碩士論文 2002
[14] D. A. Johns and K. Martin, “Analog Integrated Circuit Design” New York: John Wiley & Sons, 1996.
[15] P. E. Allen and D. R. Holberg, “CMOS Analog Circuit Design” 2nd Ed. New York: Oxford, 2002.
[16] Young, P. A. “Simple Derivation of the Linear Least-Squares Equations” Physics Education, 13, 2, 123-4, Mar 1978
[17] Ken-Jeng Chang, Ph. D. “VLSI Design for Manufacturability” Lecture, Department of Computer Science, National Tsing-Hua University, Dec. 2005 pp.6-33
[18] Mark Burns and Gordon W. Roberts, “An Introduction to Mixed-Signal IC Test and Measurement” New York:Oxford, 2001. pp.403-419指導教授 陳竹一(Jwe-E Chen) 審核日期 2007-7-17 推文 plurk
funp
live
udn
HD
myshare
netvibes
friend
youpush
delicious
baidu
網路書籤 Google bookmarks
del.icio.us
hemidemi
myshare