適用於嵌入式記憶體高階的電流模型之研究

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：89

、訪客IP：18.117.230.50

姓名

廖心瑩(Hsin-ying Liao) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

適用於嵌入式記憶體高階的電流模型之研究
(High-Level Current Modeling for Embedded SRAM)

相關論文

★ 運算放大器之自動化設計流程及行為模型研究	★ 高速序列傳輸之量測技術
★ 使用低增益寬頻率調整範圍壓控震盪器之1.25-GHz八相位鎖相迴路	★ 類神經網路應用於高階功率模型之研究
★ 使用SystemC語言建立IEEE 802.3 MAC 行為模組之研究	★ 以回填法建立鎖相迴路之行為模型的研究
★ 高速傳輸連結網路的分析和模擬	★ 一個以取樣方式提供可程式化邏輯陣列功能除錯所需之完全觀察度的方法
★ 抑制同步切換雜訊之高速傳輸器	★ 以行為模型建立鎖相迴路之非理想現象的研究
★ 遞迴式類神經網路應用於序向電路之高階功率模型的研究	★ 用於命題驗証方式的除錯協助技術之研究
★ Verilog-A語言的涵蓋率量測之研究	★ 利用類神經模型來估計電源線的電流波形之研究
★ 5.2GHz CMOS射頻接收器前端電路設計	★ 適用於OC-192收發機之頻率合成器和時脈與資料回復電路

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

在現今的系統晶片(System on a Chip; SoC)設計的時代，為了要縮短設計的時間，以期提升系統晶片設計的可靠度與效能，便希望能在設計初期就能夠知道每一個區塊的電流資訊，如此不只可以及早作功率的最佳化，對於電源線的設計與佈局來說，也能預先考慮到SSN (Simultaneous Switch Noise) 和IR-drop這類雜訊的影響，因此高階電流模型一直以來都是備受重視的研究領域，因為在使用上不需要知道內部電路的資訊，就可以快速的得到電路區塊的電流波形，也使得在應用上非常方便。
因此本篇論文針對嵌入式記憶體提出了一個高階電流模型，先利用萃取的輸入向量對（Extraction Pattern Pairs）進行HSPICE的模擬，進而得到所有電路中電流波形和輸入輸出轉態情況的關係，並合併相同處理程序的輸入輸出狀況來降低電流模型的複雜度，接下來就可以利用建立好的高階電流模型的輸入向量與其相對應電流波形之間的關係，並配合論文中提出的方法流程，可以針對不同的記憶體架構建構個別的電流模型，且在模型建好之後，能夠同時對不同形狀的電流波形做估計，可說是非常方便有效率。

摘要(英)

In system-on-a-chip（SoC） era, the current information of the circuits is required in the early design stages to improve the performance and reliability of the designs. With the current information, designers can optimize the power consumption, design proper power lines and layout, and take care of the noise effects, such as simultaneous switch noise（SSN）and IR-Drop. Therefore high-level current models also play an important role in SoC design flow. Because the detailed information inside the current is not required while using high-level current models, it is convenient to quickly obtain the current waveform of a circuit from current models.
In this thesis, we propose a high-level current model for embedded memories. Using the special designed extraction patterns all possible current waveforms cab be obtained from HSPICE simulation. By merging the current waveforms generated from similar operations into one model, the complexity of the proposed model can be reduced. Then, the relationship between current waveforms and input/output vectors for each kind of current models is stored in a file for future estimation. For the current waveforms with different shapes, we propose different templates to record them efficiently. As demonstrated in the experiments, this approach is indeed a convenient and efficient method to estimate the current waveforms of embedded memories.

關鍵字(中)

★ 嵌入式記憶體
★ 高階電流模型

關鍵字(英)

★ Embedded SRAM
★ High-Level Current Modeling

論文目次

第 1 章緒論
1.1 研究動機
1.2 嵌入式記憶體的重要性
1.3 相關研究
1.3.1 閘極階層估計電流與雜訊
1.3.2 高階電流模型
1.3.3 針對記憶體架構之高階電流模型
1.4 論文組織
第 2 章背景知識
2.1 記憶體架構
2.2 High-Speed Single-Port Synchronous SRAM
2.3 記憶體操作流程
2.3.1 位址線變動
2.3.2 資料線變動
2.3.3 時序線變動
2.3.4 讀寫致能變動
2.4 記憶體特徵化電流
第 3 章高階電流模型
3.1 整體電流模型建構流程概述
3.2 電流模型格式
3.3 模型建立
3.3.1 三角形建構型板（Triangle Template）
3.3.2 片段線性建構型板（Piecewise Linear Template）
3.3.3 記憶體電流紀錄型板
3.4 電流模型的應用
第 4 章實驗結果
4.1 實驗流程
4.2 波形比較
4.3 數據彙整
第 5 章結論
參考資料

參考文獻

[1] Burch, R.; Najm, F.; Yang, P.; Hocaver, D., “ Pattern independent current estimation for reliability analysis of CMOS circuits ” , IEEE/ACM conference on Design automation, pp. 294-299, 1988.
[2] Kriplani, H.; Najm, F. N.; Hajj, I. N., “ Pattern independent maximum current estimation in power and ground buses of CMOS VLSI circuits: Algorithms, signal correlations, and their resolution ” , IEEE Transactions on Computer-Aided Design of Integrated Circuit and System, Vol. 14, pp. 998-1012, Aug. 1995.
[3] Nabavi-Lishi, A.; Rumin, N. C., “ Inverter models of CMOS gates for supply current and delay evaluation ” , IEEE Transactions on Computer-Aided Design of Integrated Circuit and System, Vol. 13, pp. 1271–1279, Oct. 1994
[4] Chatzigeorgiou, A.; Nikolaidis, S.; Tsoukalas, I., “A modeling technique for CMOS gates” , IEEE Transactions on Computer-Aided Design of Integrated Circuit and System, Vol. 18, pp. 557–575, May 1999.
[5] Acar, E.; Arunachalam, R.; Nassif, S.R., ” Predicting short circuit power from timing models ”, IEEE Asia South Pacific design automation Conference, pp. 277-282, 2003.
[6] Jyh Herng Wang; Jeng Ten Fan; Wu Shiung Feng, ” A novel current model for CMOS gates ” , Circuits and Systems, 1992. ISCAS '92. Proceedings., 1992 IEEE International Symposium, Vol. 5, pp. 2132-2135, May 1992.
[7] Boliolo, A.; Benini, L.; de Micheli, G.; Ricco, B., “ Gate-Level Power and Current Simulation of CMOS Integrated Circuits “, IEEE Transactions on Very Large Scale Integration Systems, Vol. 5, pp. 473-488, Dec.1997.
[8] Hamoui, A.A.; Rumin, N.C., ” An analytical model for current, delay, and power analysis of submicron CMOS logic circuits ”, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, Vol. 47, pp. 999-1007, Oct. 2000.
[9] Zhao, S.; Roy, K.; Koh, C.-K., ” Estimation of inductive and resistive switching noise on power supply network in deep sub-micron CMOS circuits ”, Computer Design, Proceedings, International Conference, pp.65-72, Sept. 2000.
[10] Bodapati, S.; Najm, F.N., ” Frequency-domain supply current macro-model ”,
Proceedings of the 2001 international symposium on Low power electronics and design, pp.295 – 298, 2001.
[11] Bodapati, S.; Najm, F.N., ” High-level current macro-model for power-grid analysis ”, IEEE/ACM conference on Design automation, pp. 385-390,2002
[12] Bodapati, S.; Najm, F.N., ” High-Level current macro model for logic blocks ”,
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 25, pp.837 – 855, 2006.
[13] Bernacchia, G.; Papaefthymiou, M.C., ” Power macromodeling for high level power estimation”, IEEE/ACM conference on Design automation, pp.280-283, 1999.
[14] Barocci, M.; Benini, L.; Bogliolo, A.; Ricco, B.; De Micheli,G., ” Lookup table power macro-models for behavioral library components ”, IEEE Alessandro Volta Memorial Workshop Low-Power Design, pp.173-181, Mar. 1999.
[15] Rovatti, R.; Borgatti, M.; Guerrieri, R., “ A geometric approach to maximum-speed n-dimensional continuous linear interpolation in rectangular grids ”, IEEE Transactions on Computer-Aided Design of Integrated Circuit and System, Vol. 47, pp.894-899, Aug. 1998.
[16] Chinosi, M.; Zafalon, R.; Guardino, C., “ Automatic characterization and modeling of power consumption in static RAMs ”, Low Power Electronics and Design, 1998. Proceedings. 1998 International Symposium, pp.112-114, Aug. 1998.
[17] Coumeri, S.L.; Thomas, D.E., “ Memory modeling for system synthesis ”, IEEE Transactions on Very Large Scale Integration Systems, , Vol. 8, pp.327-334, June 2000.
[18] 薛文燦「適用以矽智產為基礎之系統晶片設計的高階功率模型研究」國立中央大學，博士論文，中華民國九十六年六月。
[19] 游智嘉，「通用LIB格式運用於尺寸可變的嵌入式記憶體功率模型」國立中央大學，碩士論文，中華民國九十五年七月。
[20] “TSMC 0.25μm Process SRAM-SP-HD Generator User Manual,” Release 5.0, Artisan Comp., Jan. 2002.

指導教授

劉建男(Chien-nan Liu)

審核日期

2008-7-15

推文