以矽光學平台為基礎之4通道 x 10 Gbps光學連結模組之發射端

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：5

、訪客IP：3.15.6.77

姓名

楊凌岡(Ling-Gang Yang) 查詢紙本館藏

畢業系所

光電科學與工程學系

論文名稱

以矽光學平台為基礎之4通道 x 10 Gbps光學連結模組之發射端
(4-Channel x 10 Gbps Optical Interconnect Transmitter Module Based on Silicon Optical Bench)

相關論文

★ 具平坦化側帶之超窄帶波導模態共振濾波器研究	★ 以矽光學平台為基礎之4通道×10-Gbps 光學連結模組之接收端研究
★ 透明導電層上之高分子聚合物微奈米光學結構於氮化鎵發光二極體光學特性研究	★ 具45度反射面之非共平面轉折波導光路
★ 具三維光路之光連接發射端模組	★ 矽基光學平台技術為核心之雙向4通道 x 10-Gbps光學連接收發模組
★ 建立於矽基光學平台之高分子聚合物波導光路	★ 適用於色序式微型投影機之微透鏡陣列積分器光學系統研製
★ 發光二極體色溫控制技術及其於色序式微型投影機之應用	★ 具45˚矽基反射面高分子聚合物波導之10-Gbps晶片內部光學連接收發模
★ 在陶瓷基板實現高速穿孔架構之5-Gbps光學連接模組	★ 具垂直分岔光路之10-Gbps雙輸出矽基光學連接模組
★ 利用光展量概念之微型投影機光學設計方法與實作	★ 以1 × 2垂直分岔高分子聚合物光路實現單晶片20-Gbps矽基光學連接模組
★ 利用三維矽波導光路實現10-Gbps單晶片光學連接模組	★ 具垂直耦光45˚矽基反射面之高分子聚合物波導應用於20-Gbps單晶片光學連接模組

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

至系統瀏覽論文 ( 永不開放)

摘要(中)

本論文提出具矽基光學平台(Silicon Optical Bench, SiOB)之微型化被動式光連結發射端模組，具體實現工作波段於850 nm具4通道 × 10 Gbps和工作波段於1310 nm具4通道 × 5 Gbps之光連結發射端模組技術，模組尺寸為5 × 5 mm2。在此架構中，矽基光連結發射端模組包含具單石化積體製程之矽基微光學平台(包含矽基微45度反射面、V型凹槽陣列)、10 GHz高頻傳輸線、與金錫銲料。利用混成構裝(Hybrid)方式，將面射型雷射以高精度之覆晶封裝(Flip-Chip)方式整合、八芯多模光纖(Fiber Ribbon)以被動對準之封裝方式整合。45度微反射面深度為110 μm，其製程誤差在6%之內，角度誤差為±0.5度，且表面粗糙度小於10 nm，對紅外波段的光具有良好光學品質；高頻傳輸線製程線寬變異控制在5%內，縱向及橫向空間變異控制在10%內，製程變異皆符合元件之光學準位1 dB誤差容忍度；工作波段於850 nm和1310 nm之模組光學準位1 dB誤差容忍度分別為20 μm和15 μm；在光耦合效率表現，光由面射型雷射發射經45度微反射面偏折90度後進入多模光纖的光耦合效率分別約為-3.5 dB和-1.1 dB，相鄰通道的串音準位皆在-30 dB以下；在高頻量測中，分別輸入10 Gbps (0.5 Vp-p, 15-bit PRBS)和5 Gbps (0.5 Vp-p, 15-bit PRBS)訊號，分別能通過OC-192及OC-96之國際規範。

摘要(英)

In this thesis, two types of transmitter modules (Tx) for optical interconnect based on silicon-optical-bench (SiOB) had been developed. Two types are 850 nm with 4-channel × 10 Gbps (850nm-4x10G-Tx) and 1310 nm with 4-channel × 5 Gbps (1310nm-4x5G-Tx), respectively. The chip size of Tx is only 5 × 5 mm2. Tx includes a monolithic integration of silicon-based 45° micro-reflector, V-groove array, high-frequency transmission line of 10 GHz, and bonding pads with Au/Sn eutectic solder. All of Components are assembling through hybrid integration, vertical-cavity surface-emitting laser (VCSEL) is assembled by flip-chip bonding and fiber ribbon is inserted to V-groove array at specific position with highly precise-passive alignment. The depth of 45° micro-reflector can be reached to 110 μm by anisotropic wet etching process. Such this micro-reflector has good optical properties for infrared light. The light emanating from VCSEL can be deflected into multi-mode fiber (MMF) and the coupling efficiency of 850nm-4x10G-Tx and 1310nm-4x5G-Tx can be up to -3.5 dB and -1.1 dB, respectively. The cross-talk of inter-channel is less than 30 dB in these modules. Utilizing micro lithography, the process tolerances of 10 GHz transmission line are within 10%, and the optical 1 dB alignment tolerances are within 20 μm and 15 μm for 850nm-4x10G-Tx and 1310nm-4x5G-Tx, respectively. Eye patterns of the Tx are measured as the 15-bit PRBS with a data rate of 10 Gbps for 850nm-4x10G-Tx and 5Gbps for for 1310nm-4x5G-Tx.

關鍵字(中)

★ 光學連結模組
★ 矽光學平台

關鍵字(英)

★ Optical interconnect
★ SiOB
★ Silicon optical bench

論文目次

目錄
摘要 i
Abstract ii
目錄 iii
圖目錄 v
表目錄 viii
第一章序論 1
1-1 前言 1
1-2 現行光學連結技術之分析 4
1-3 具矽基45度微反射面之光學連結發射端模組之架構 8
第二章 4通道 × 10 Gbps光學連結模組之發射端設計 11
2-1 面射型雷射光學準位評估與發射端模組結構尺寸計 11
2-2 發射端模組之光學準位及串音分析 19
2-3 矽基微光學平台高頻傳輸線之設計分析 23
2-4 矽基光連結發射端模組架構及尺寸確認 30
第三章矽基光連結發射端模組之製程開發 32
3-1 矽基光連結發射端模組之製程流程設計 32
3-2 矽基微光學平台之製作 34
3-3 矽基光連結發射端模組之整合製程 38
3-3-1 高反射45度微反射面之製程 38
3-3-2 10 GHz共平面波導高頻傳輸線整合製程開發 41
3-3-3 矽基微光學平台高頻傳輸線特性量測 50
3-4 金錫合金銲料層和覆晶封裝製程 53
3-5 帶狀光纖陣列與矽基微光學平台之封裝製程 59
第四章矽基光連接模組發射端模組之量測 62
4-1 矽基光連接發射模組之光學特性 62
4-2 矽基光連接發射模組之高頻特性 65
第五章結論與未來展望 71
參考文獻 73
圖目錄
圖1-1 現今使用光學連接技術路程圖 1
圖1-2 日本NTT發展之光學連結平台Active Interposers 4
圖1-3 韓國光電技術學院於2009年提出的高分子波導平台架構 5
圖1-4 Intel發展之最新光學連結平台Light Peak 6
圖1-5 Light Peak的發射端架構示意圖 7
圖1-6 矽基光連結發射端模組架構圖 9
圖2-1 面射型雷射陣列晶片 12
圖2-2 對850nm-10G VCSEL進行光學準位評估的量測架設圖 14
圖2-3 850nm-10G VCSEL於各維度之1 dB損耗容忍度 15
圖2-4 對1310nm-5G VCSEL進行光學準位評估的量測架設圖 16
圖2-5 1310nm-5G VCSEL於各維度之1 dB損耗容忍度 17
圖2-6 矽基光連結發射端模組之結構尺寸側視圖 18
圖2-7 ASAP模擬矽基微光學平台發射端模組之整體架構 19
圖2-8 Uniform與Gaussian分佈光場之場形 20
圖2-9 面射型雷射耦合至光纖的光場分佈 21
圖2-10 共平面波導結構圖 23
圖2-11 以BCB搭配SiO2為絕緣層之高頻傳輸線設計圖 25
圖2-12 以BCB搭配SiO2作為絕緣層之共平面傳輸線模擬結果 26
圖2-13 以單層厚SiO2膜為絕緣層之高頻傳輸線設計圖 27
圖2-14 以單層厚SiO2膜為絕緣層之共平面傳輸線模擬結果 28
圖2-15 矽基光連結發射端模組平台 31
圖3-1 矽基光學連結發射端模組製程流程圖 33
圖3-2 蝕刻(100)矽晶面所得之45度微反射面 35
圖3-3 蝕刻(100)矽晶面所得之矽基微光學平台 37
圖3-4 高反射45度微反射面製程流程圖 39
圖3-5 高反射45度微反射面OM量測圖 40
圖3-6 以BCB搭配SiO2為絕緣層之高頻傳輸線設計示意圖 42
圖3-7 以BCB搭配SiO2為絕緣層之高頻傳輸線製程流程圖 43
圖3-8 以BCB搭配SiO2為絕緣層之高頻傳輸線製程結果示意圖 44
圖3-9 以BCB搭配SiO2為絕緣層之高頻傳輸線製程結果頂視圖 44
圖3-10 BCB黃光微影製程頂視圖 45
圖3-11 以單層SiO2為絕緣層之高頻傳輸線設計示意圖 46
圖3-12 以單層SiO2為絕緣層之高頻傳輸線製程流程圖 47
圖3-13 以單層SiO2為絕緣層之高頻傳輸線製程結果示意圖 48
圖3-14 以單層SiO2為絕緣層之高頻傳輸線製程結果頂視圖 48
圖3-15 傳輸線量測架設示意圖 50
圖3-16 以BCB搭配SiO2為絕緣層四通道傳輸線製程之量測與模擬結果 51
圖3-17 以單層SiO2為絕緣層四通道傳輸線製程之量測結果 52
圖3-18 金錫合金的二元相圖 54
圖3-19 金錫銲料製程流程圖 54
圖3-20 Thermal Coater 沉積金錫銲料之上視圖 55
圖3-21 EDS量測金錫銲料之組成圖 56
圖3-22 矽基光連結發射端模組封裝VCSEL之結果 57
圖3-23 覆晶封裝後的VCSEL I-V特性量測結果 58
圖3-24 光纖佈放機 59
圖3-25 八芯光纖陣列封裝流程圖 60
圖3-26 八芯光纖陣列封裝結果 61
圖4-1 光學特性量測架設圖 63
圖4-2 MPO接頭 63
圖4-3 4通道 × 10 Gbps矽基光連結發射端模組(工作波段於850 nm)之眼圖量測架設示意圖 66
圖4-4 驅動DC電流7 mA之4通道 × 10 Gbps矽基光連結發射端模組(工作波段於850 nm) 66
圖4-5 驅動DC電流10 mA之4通道 × 10 Gbps矽基光連結發射端模組(工作波段於850 nm)之眼圖量測結果 67
圖4-6 4通道 × 5 Gbps矽基光連結發射端模組(工作波段於1310 nm)之眼圖量測架設示意圖 68
圖4-7 4通道 × 5 Gbps矽基光連結發射端模組(工作波段於1310 nm)之眼圖量測結果 69
表目錄
表2-1 Oclaro面射型雷射陣列晶片光電規格特性 13
表2-2 Beam Express面射型雷射陣列晶片光電規格特性 13
表2-3 以BCB搭配SiO2為絕緣層之傳輸平台各層材料參數設定 25
表2-4 以單層厚SiO2膜為絕緣層之傳輸平台各層材料參數設定 27

參考文獻

[1] D. A. B. Miller，“Physical reasons for optical interconnection,” Int. J. Optoelectron.，vol. 11，no. 3，pp. 155–168，1997.
[2] D. A. B. Miller，“Rationale and challenges for optical interconnects to electronic chips,” Proceedings of the IEEE 88 (6)，728-749，2000.
[3] R. Ho，K. Mai，and M. Horowitz，“The Future of Wires,” Proceedings of theIEEE，Apr. 2001，pp. 490-504.
[4] J. Yeh，R. K. Kostuk，and K. Tu，“Hybrid free-space optical bus system for board-to-board interconnections,” Appl. Opt.，vol. 35，no. 32，pp. 354–6364，1996.
[5] K.H. Hahn，K. Giboney，R. Wilson，J. Strazicky，E. Wong，M. Tan，R. Kaneshiro，D. Dolfi，E. Mueller，A. Plotts，D. Murray，J. Marchegiano，B. Booth，B. Sano，B. Madhaven，V. Raghavan，A. Levy，“Gigabytes/sec data communications with the POLO parallel optical link,” Proc. of ECTC＂96，p. 301，1996.
[6] Savage，N. “Linking with Light”，IEEE Spectrum，pp. 32-36，Aug，2002.
[7] Ch. Berger，M. A. Kossel，C. Menolfi，T. Morf，T. Toifl and M.L. Schmatz，"High-density optical interconnects within large-scale systems"，Proceedings of SPIE “VCSELs and Optical Interconnects”，vol. 4942，2003，pp. 222-235.
[8] B. E. Lemoff et al. MAUI: Enabling fiber-to-the-processor with parallel multiwavelength optical interconnects. J. Lightwave Technol.，22(9):2043， 2004.
[9] M. Haurylau，C. Q. Chen，H. Chen，J. D. Zhang，N. A. Nelson，D. H. Albonesi，E. G. Friedman，and P. M. Fauchet，“On-chip optical interconnect roadmap: Challenges and critical directions,” IEEE J. Sel. Topics Quantum Electron.，vol. 12，no. 6，pp. 1699–1705，2007.
[10] M.J. Kobrinsky，et al.，On-chip optical interconnects，Intel Technol. J. 8 (2) (2004) 129–141.
[11] David A. B. Miller，“Device Requirements for Optical Interconnects to Silicon Chips,” Proceedings of the IEEE，Vol. 97，No. 7，2009.
[12] S. Hiramatsu, M. Kinoshita, K. Hiruma, T. Ishizuka, M. Okabe,H. Furuyama, T. Mikawa, and O. Ibaragi, “Active Interposer (AIP) for chip level optical interconnections,” presented at the Eur. Conf. Optical Communications, Copenhagen, Denmark, Sep. 2002, Tue. 5.4.4.
[13] T. Mikawa, M. Kinoshita, K. Hiruma, T. Ishitsuka, M. Okabe, S. Hiramatsu, H. Furuyama, T. Matsui, K. Kumai, O. Ibaragi, and M. Bonkohara, “Implementation of active interposer for high-speed and low-cost chip level optical interconnects,” IEEE J. Sel. Topics Quantum Electron., vol. 9, no. 2, pp. 452–459, Mar./Apr. 2003.
[14] S. Hiramatsu and T. Mikawa, “Optical design of active interposer for high-speed chip level optical interconnects,” IEEE J. Sel. Top. Quantum Electron., 24(2), 927-934 ，2006.
[15] F. Wang, F. Liu, and A. Adibi, “45 Degree Polymer Micromirror Integration for Board-Level Three-Dimensional Optical Interconnects,” Opt. Express 17(13)，0514–10521，2009.
[16] Intel's official website: http://techresearch.intel.com/articles/None/1813.htm
[17] Hsu-Liang Hsiao，Hsiao-Chin Lan，Chia-Chi Chang，Chia-Yu Lee，Siou-Ping Chen，Chih-Hung Hsu，Shuo-Fu Chang，Yo-Shen Lin，Feng –Ming Kuo，Jin-Wei Shi，and Mount-Learn Wu，“Compact and passive-alignment 4-channel × 2.5-Gbps optical interconnect modules based on silicon optical benches with 45° micro-reflectors,” Opt. Express，vol. 17，no. 26，pp. 24250–24260，2009.
[18] 蕭旭良，“運用於光學連結模組之矽基光學平台技術”，(中央大學光電所碩士論文，台灣，2008).
[19] I. Zubel，“Silicon anisotropic etching in alkaline solutions III: On the possibility of spatial structures forming in the course of Si(100) anisotropic etching in KOH and KOH+IPA solutions”，Sensors and Actuators A: Physical， 84，p. 116-125，2000.
[20] I. Zubel，“Silicon anisotropic etching in alkaline solutions IV – The effect of organic and inorganic agents on silicon nisotropic etching process”，Sensors and Actuators A: Physical，87，p. 163-171，2001.
[21] I. Zubel，“The effect of isopropyl alcohol on etching rate and roughness of (100) Si surface etched in KOH and TMAH solutions”，Sensors and Actuators A: Physical，93，p. 138-147，2001.
[22] 李佳祐，“微型化被動對準式4通道 × 2.5 Gbps光學連結模組之發射端研究”，(中央大學光電所碩士論文，台灣，2009).

指導教授

伍茂仁(Mount-Learn Wu)

審核日期

2010-7-27

推文