以印刷電路板鍍銅水平製程探討晶膜現象衍生之銅層斷裂

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：22

、訪客IP：3.144.12.205

姓名

李洲銤(CHOU-MI LEE) 查詢紙本館藏

畢業系所

環境工程研究所在職專班

論文名稱

以印刷電路板鍍銅水平製程探討晶膜現象衍生之銅層斷裂
(The investigation of copper crack inducing epitaxy morphology by PCB horizontal plating system)

相關論文

★ 半導體業化學機械研磨殘液及盛裝容器資源化再利用可行性評估	★ 電子產業廢錫鉛銲材渣資源化操作條件探討
★ 台灣南部海域溢油動態資料庫-應用於海洋污染事故應變模擬分析	★ 都市廢棄物固態發酵高溫產氫之研究
★ Thermite反應熔融處理都市垃圾焚化飛灰之研究	★ 焚化飛灰與下水污泥灰共熔之操作特性與卜作嵐材料特性之研究
★ 廢棄物衍生Thermite 熔融劑之研究	★ 廢棄物衍生Thermite熔融劑處理焚化飛灰-反應機制及重金屬移行之研究
★ 廢棄物鋁熱反應熔融處理焚化飛灰-熔渣基本特性研究	★ 廢鑄砂及石材污泥取代水泥生料之研究
★ 廢棄物衍生Thermite熔融劑處理焚化飛灰熔融物質回收之研究	★ 廢棄物衍生鋁熱熔融劑處理鉻污泥
★ 廢棄物衍生鋁熱熔融劑處理不鏽鋼集塵灰	★ 濕式冶煉鉻污泥配置廢棄物衍生鋁熱熔融劑回收鉻金屬之研究
★ 水洗前處理與添加劑對都市垃圾焚化飛灰燒結特性的影響	★ 下水污泥焚化灰渣燒成輕質骨材特性之研究

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

至系統瀏覽論文 ( 永不開放)

摘要(中)

以印刷電路板鍍銅水平製程探討晶膜現象衍生之銅層斷裂
摘要
我國電子產品向來以資訊、通訊和消費性產品三者為主要。產品的發展趨勢除了高速和多功能外，更朝向輕、薄、短、小方向發展，其中，內部重要零組件－印刷電路製作、電鍍技術的需求日益殷切。特別是近年來台灣成為全世界印刷電路板生產重鎮，製造技術更是居全球領導地位之一。
本研究方向希望藉由印刷電路板之高污染產業，其重要鍍銅水平製程探討銅晶格晶膜現象(Epitaxy)衍生之銅層斷裂(crack)，如何改善銅與銅之間銅晶格，探討以利於Epitaxy的生成因子，進行製程改善以減少銅層斷裂，Epitaxy的生成有利因子如下︰加強酸浸槽硫酸濃度及提高處理溫度，目的為加強酸浸槽去除氧化銅及有機污染物的能力並有預活化功能。在酸浸槽加入電鍍銅光澤劑(Brightener)，可活化化學銅表面。當化學銅表面氧化嚴重時，酸浸槽無法將氧化銅去除就會造成後續電鍍銅與化學銅的結合力不佳，另外判斷水平電鍍線化學銅後接觸空氣的時間(holding time)在造成銅層斷裂方面是否有影響。Epitaxy生成表示基材銅、化學銅與電鍍銅之晶格為同一個類型，結合力強，機械能力佳，可減少銅層斷裂，降低廢棄物產生，藉以提升製程效能及企業經營效率，期許能從製程源頭改善，達到資源有效利用，並能提供產業界類似高污染高耗能製程改善之參考。
關鍵詞：印刷電路板, 水平銅製程

摘要(英)

Abstract
Taiwan’s electronic product is focused on the development of 3C product (Communication, Computer, and consumable electronic prodcut). In additional to high-speed and multi function, the size of 3C products also develops to be more light, thin, and short. One of important part of electronic product is PCB. Cu plating technology is become more and more important. Especially, Taiwan is the leading producer of PCB and the manufacture technology is also the top leader.
This research hopes to investigate PCB horizontal Cu plating system and research the Epitaxy morphology which induces the crack of Cu plating layer. How to improve Cu grain strength and investigate the grow factor of Epitaxy is the topic to this research.
Some factors influence the formation of epitaxy such as increase the concentration of sulfuric acid, and increase temperature. The increased concentration of sulfuric acid can remove native copper oxide and organic contamination. It also has ability to active e’less copper surface. Adding the Brightener into plating bath can also active E’less copper’s surface. As e’less copper’s surface oxidized very damaged, some problems will occur as sequence plating contiue, such as poor adhesion between E’less copper and plating copper and poor mechanical properties of copper grain. The holding time of E’less copper is also an index to evaluate the orientation of copper grain’s crack. The formation of Epitaxy indicated that inner copper, e’less copper and plating have the same copper grain structure. The grain structure had high bonding ability and good mechanical properties which reduce the crack of copper layer.
By improving the plating process to reduce waste and have souce recycle, we improved the plating process to be more efficiency and to have source recycle and we also hope the result of this research can be considered and refered by high energy waste and high polluted industry for reference.
Keywords: Printed circuit boards, copper horizontal of process

關鍵字(中)

★ 印刷電路板
★ 水平銅製程

關鍵字(英)

★ Printed circuit boards
★ copper horizontal of process

論文目次

目錄
摘要 i
英文摘要 ii
目錄 iv
圖目錄 vi
表目錄 ix
第一章前言 1
1.1 研究緣起 1
1.2 研究目的 4
1.3 名詞定義 6
第二章文獻回顧 8
2.1 研究背景 9
2.2 銅基本性質及銅晶格簡介 13
2.3 電鍍基本原理簡介 15
2.4 鍍銅水平製程原理 18
第三章研究方法 41
3.1 研究架構 42
3.2 實驗設備與藥品 43
3.2.1 實驗設備 43
3.2.2 實驗藥品 45
3.3 實驗方法 46
3.4 實驗項目 47
第四章結果與討論 50
4.1 SEM銅晶格分析 51
4.2 多元回歸統計與標準化分析 60
4.3 Drop test分析結果 72
4.4 綜合分析與討論 76
第五章結論與建議 79
5.1 結論 79
5.2 建議 81
參考文獻 82

參考文獻

參考文獻
[1]. Google http://www.google.com.tw。
[2]. 林敬二、楊美惠等人，“化學大辭典”，高立圖書股份有公司，P.371，2005。
[3]. H.Wieder and A.W.Czanderna，“The oxidation of copper films to CuO”，J.Phys.Chem.P28,1999。
[4]. J.C Yang，B. Kolasa and J. M. Gibson，“Self-limiting oxidation of copper ”，Appl. Phys.Lett.，73，2006。
[5]. 白蓉生，“硫酸銅鍍層結晶原理”，ATOTECH內訓教材，P.1-16，April 2008。
[6]. Erdey-Gruz, and Volmer,“Copper Electroplating Technology for Microvia Filling”, Circuitree,.P 1-12, March 2004。
[7]. 高啟清，“Multi-layer PCB Image Transfer Technology”，志聖工業內訓教材， P.4，April 2004。
[8]. Hofland Ronald van't Wout, “ The Theory behind Pulse Plating Reversal Current ”, Circuitree, P 1-8, Oct. 2001。
[9]. 林水春，“印刷電路板設計與製作”，全華科技圖書股份有公司，
P.149-173，1999。
[10]. 葉成鏡、藍國興，“電鍍銅填孔技術之探討”，電路板會刊，第19 期，P.52-63，1988。
[11]. 蘇葵陽，“實用電鍍理論與實際”，復文書店，P.96-102，1981。
[12]. 工研院，“PCB製程2000”，亞洲智識科技有限公司，P.16，2000。
[13]. Allardyce.G,M.Lefebvre, H. Tsuchida, M. Kusaka, and S. Hayashi,“Copper Electroplating Technology for Microvia Filling”, Circuitree,P.1-12, March 2004。
[14]. ATOTECH，“Level 2 Training Paper ”，2004。
[15]. 朱家駿，“ 鍍通孔及化學銅製程 ” ，TPCA台灣印刷電路板協會， P.6-12， 2005。
[16]. ATOTECH，“ Road Show Paper ” ，2009。
[17]. ATOTECH，“Level 1 Training Paper ”，1999。
[18]. ATOTECH，“Level 2 Training Paper ”，2008。
[19]. 任傳雄，“硫酸銅電鍍理論介紹”，EBARA內訓教材，P.6，2009。
[20]. ATOTECH，“Level 2 Training Paper ”，2006。
[21]. 白蓉生，“電鍍銅原理及添加劑”，ATOTECH內訓教材，P.16，May 2008。
[22]. 維基百科http://zh.wikipedia.org。
[23]. 歐陽順，“多孔性廢棄物燒製調溼建材之研究”，碩士論文，中央大學環工所，P.63-68，2008。
[24]. “IPC(美國電路板協會)規範” ，2009。
[25]. Patrick Woo, “Electrodeposited nanocrystalline copper for printed wiring board application”, P.1-8, Oct. 2008。

指導教授

王鯤生(Kuen-sheng Wang)

審核日期

2010-7-19

推文