博碩士論文 985302021 詳細資訊




以作者查詢圖書館館藏 以作者查詢臺灣博碩士 以作者查詢全國書目 勘誤回報 、線上人數:4 、訪客IP:3.218.67.1
姓名 李浩帆(Hao-Fan Lee)  查詢紙本館藏   畢業系所 資訊工程學系在職專班
論文名稱 基於Gigabit UDP/IP卸載引擎的嵌入式串流視訊
(Embedded Video Streaming based on Gigabit UDP/IP Offload Engine)
相關論文
★ 整合GRAFCET虛擬機器的智慧型控制器開發平台★ 分散式工業電子看板網路系統設計與實作
★ 設計與實作一個基於雙攝影機視覺系統的雙點觸控螢幕★ 智慧型機器人的嵌入式計算平台
★ 一個即時移動物偵測與追蹤的嵌入式系統★ 一個固態硬碟的多處理器架構與分散式控制演算法
★ 基於立體視覺手勢辨識的人機互動系統★ 整合仿生智慧行為控制的機器人系統晶片設計
★ 嵌入式無線影像感測網路的設計與實作★ 以雙核心處理器為基礎之車牌辨識系統
★ 基於立體視覺的連續三維手勢辨識★ 微型、超低功耗無線感測網路控制器設計與硬體實作
★ 串流影像之即時人臉偵測、追蹤與辨識─嵌入式系統設計★ 一個快速立體視覺系統的嵌入式硬體設計
★ 即時連續影像接合系統設計與實作★ 基於雙核心平台的嵌入式步態辨識系統
檔案 [Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載]
  1. 本電子論文使用權限為同意立即開放。
  2. 已達開放權限電子全文僅授權使用者為學術研究之目的,進行個人非營利性質之檢索、閱讀、列印。
  3. 請遵守中華民國著作權法之相關規定,切勿任意重製、散佈、改作、轉貼、播送,以免觸法。

摘要(中) 乙太網路通訊協定為視訊串流應用最被廣泛使用的標準,傳統使用通用型微
處理器以嵌入式軟體實現視訊串流的網路服務,需要耗費非常大量運算成本、功
耗及系統資源,往往造成系統效能的瓶頸。
本研究在 FPGA 平台上設計並實現了一個全硬體化的高速嵌入式視訊串流
系統。此一系統包含兩大模組:gigabit UDP/IP 卸載引擎,以及影像擷取及視訊
串流格式化模組。UDP/IP 卸載引擎又切割成傳輸層控制器、網路層控制器和連
結層控制器等子模組,同時我們設計一個上層的管線化控制器以整合這些高速的
硬體模組。影像擷取及視訊串流格式化模組則由CMOS 攝影機取像控制器和隨
後的格式化產生器及最後的定位封裝產生器所構成。
結果顯示,我們的硬體化UDP/IP 卸載引擎使用的硬體資源極為精簡,電路
面積不到3K 邏輯單元(Logic Element, LE),記憶體需求為87 Kbit,此一結果將
十分利於未來超低成本ASIC 晶片的量產。此外,我們在125MHz 系統時脈的
FPGA 平台即可達到gigabit 等級的網路資料流處理,解決了傳統使用微處理器的
效能瓶頸。
摘要(英) The most widely used standards for delivering streaming video web services are based on ethernet protocol combined with a traditional general-purpose microprocessor with embedded software. The performance bottleneck of this architecture is that it requires a large amount of computing power, system resources, and power consumption.
We designed a FPGA platform to implement a full hardware-based high-speed embedded video streaming system. This system consists of two modules: a gigabit UDP/IP Offload Engine, as well as a video capture and streaming format module. The video capture and streaming module acted as a controller to capture video in the format of the CMOS camera module and to translate it into the last generated position posed by the generator package.
Our hardware-based UDP/IP Offload Engine required less hardware resources. The circuit area used was less than 3K logic units and memory requirements were 87 Kbits. This result could be beneficial to future ultra-low-cost mass produced ASIC chips. In addition, the 125MHz system clock in the FPGA platform was able to achieve gigabit class network data streaming performance and could be used to address traditional microprocessor performance bottlenecks.
關鍵字(中) ★ 乙太網路
★ 通用型微處理器
★ UDP/IP卸載引擎
★ FPGA
★ CMOS
關鍵字(英) ★ Ethernet
★ Microprocessor
★ UDP/IP Offload Engine
★ FPGA
★ CMOS camera
論文目次 摘要 I
ABSTRACT II
誌謝 III
目錄 IV
圖目錄 VII
表目錄 IX
第一章 緒論 1
1.1 研究背景 1
1.2 研究目的 2
1.3 論文架構 3
第二章 UDP/IP通訊協定 4
2.1 TCP/IP通訊協定 4
2.1.1 ISO/OSI參考模型 4
2.1.2 TCP/IP協定模型 5
2.2 UDP通訊協定 6
2.3 IP通訊協定 8
2.4 乙太網路通訊協定 10
2.5 UDP/IP卸載引擎 11
第三章 視訊串流格式 14
3.1 CMOS影像感測器取像控制 14
3.1.1 CMOS影像感測器 15
3.1.2 CMOS取像控制 16
3.2 視訊串流格式 17
第四章 視訊串流網路卸載引擎嵌入式硬體實作 20
4.1 系統架構設計 20
4.1.1 高階嵌入式硬體設計方法論 20
4.1.2 視訊串流網路卸載引擎系統架構 21
4.2 視訊串流格式化模組 22
4.2.1 格式化產生器 22
4.2.2 定位封裝產生器 23
4.3 UDP/IP控制模組 26
4.3.1 UDP/IP控制模組IDEF0 26
4.3.2 RCT架構 26
4.3.3 UDP封包產生器 27
4.3.4 IP封包產生器 29
4.4 MAC控制器模組 30
4.4.1 MAC控制器模組IDEF0 30
4.4.2 MAC訊框產生器 31
4.4.3 Avalon匯流排控制器 33
4.5 管線化控制器模組 37
第五章 系統整合與驗證 40
5.1 實驗環境 40
5.1.1 軟體工具 40
5.1.2 實驗平台 40
5.1.3 CMOS影像感測模組 40
5.2 系統整合與實驗 42
5.2.1 影像擷取及視訊串流格式化模組硬體合成電路 42
5.2.2 UDP/IP卸載引擎硬體合成電路 42
5.3 實驗結果與討論 44
第六章 結論 50
6.1 結論 50
6.2 未來方向 51
參考文獻 52
參考文獻 [1] Andreas Löfgren Lucas Lodesten Stefan Sjöholm,”An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernet connectivity,” NORCHIP Conference, 23rd, 2005
[2] Herrmann, F.L.; Perin, G.; de Freitas, J.P.J.; Bertagnolli, R.; dos Santos Martins, J.B.; “AN UDP/IP NETWORK STACK IN FPGA”, Electronics, Circuits, and Systems, 2009. ICECS 2009. 16th IEEE International Conference on Digital Object Identifier: 10.1109/ICECS.2009.5410757, pp. 836 – 839, 2009
[3] Z.-Z. Wu, H.-C. Chen, “Design and Implementation of TCP/IP Offload Engine System over Gigabit Ethernet,” IEEE Proc. Of 15th International Conference on Computer Communications and Network, pp245-250, 2006.
[4] “TCP/IP offload Engine (TOE) — Carrier Metro Ethernet Broadband, WAN, WDM WaveLengths, Fiber and Ethernet Whitepapers”, [Online]. Available: http://www.10gea.org/tcp-ip-offload-engine-toe/.
[5] James F. Kurose, Keith W. Ross, “Computer Networking: A Top-Down Approach,” 5th Edition, March 31, 2009.
[6] Behrouz A. Forouzan, Sophia Chung Fegan, “TCP/IP Protocol Suite,” 3rd Edition, ISBN 0-07-246060-1.
[7] J. Postel, “User Datagram Protocol,” RFC 768 (Stan-dard), Internet Engineering Task Force, August 1980.
[8] J. Postel, “Internet Protocol,” RFC 791 (Standard), In-ternet Engineering Task Force, September 1981. (Up-dated by RFC 1349).
[9] “IEEE 802.3 ETHERNET”, [Online]. Available: http://www.ieee802.org/3/.
[10] Sandhya Senapathi, Rich Hernandez,"Introduction to TCP Offload Engines", [Online]. Available: http://www.dell.com/downloads/global/power/
[11] “RFC 793 - Transmission Control Protocol (RFC793)”. [Online]. Available: http://www.faqs.org/rfcs/rfc793.html.
[12] 雷良煥,黃吉成,徐永珍, “後來居上的CMOS 影像感測器”, 物理雙月刊32 期 1 卷 2010年2月 p. 24
[13] Chen, Ching-Han; Dai, Jia_Hong; “Design and high-level synthesis of discrete-event controller”, National Conference of Automatic Control and Mechtronics System, vol.1, 2002, pp. 610–615.
[14] 郭家銘,”模糊系統高階合成”, 義守大學電機工程學系碩士學位論文,2001
[15] 杜金鴻,”機率神經網路之系統設計與高階合成”, 義守大學電機工程學系碩士學位論文,2003
[16] 王士銘,”Gigabit乙太網路的UDP/IP硬體加速器設計”, 中央大學資訊工程學系碩士學位論文,2010
[17] “Triple-Speed Ethernet MegaCore Function User Guide”, [Online]. Available: http://www.altera.com/products/ip/iup/ethernet/m-alt-ethernet-mac.html.
指導教授 陳慶瀚(Ching-Han Chen) 審核日期 2011-7-21
推文 facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu   
網路書籤 Google bookmarks   del.icio.us   hemidemi   myshare   

若有論文相關問題,請聯絡國立中央大學圖書館推廣服務組 TEL:(03)422-7151轉57407,或E-mail聯絡  - 隱私權政策聲明