二維無接面場效電晶體之模擬與分析

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：12

、訪客IP：18.219.230.43

姓名

蘭孟樵(Meng-chiao Lan) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

二維無接面場效電晶體之模擬與分析
(Analysis and Simulation of Two-Dimensional Junctionless MOSFET)

相關論文

★ 表面電漿共振效應於光奈米元件之數值研究	★ 金氧半電容元件的暫態模擬之數值量測
★ 雙載子電晶體在一維和二維空間上模擬的比較	★ 改善後的階層化不完全LU法及其在二維半導體元件模擬上的應用
★ 一維雙載子接面電晶體數值模擬之驗證及其在元件與電路混階模擬之應用	★ 階層化不完全LU法及其在準靜態金氧半場效電晶體電容模擬上的應用
★ 探討分離式簡化電路模型在半導體元件模擬上的效益	★ 撞擊游離的等效電路模型與其在半導體元件模擬上之應用
★ 二維半導體元件模擬的電流和電場分析	★ 三維半導體元件模擬器之開發及SOI MOSFET特性分析
★ 元件分割法及其在二維互補式金氧半導體元件之模擬	★ 含改良型L-ILU解法器及PDM電路表述之二維及三維元件數值模擬器之開發
★ 含費米積分之高效率載子解析模型及其在元件模擬上的應用	★ 量子力學等效電路模型之建立及其對元件模擬之探討
★ 適用於二維及三維半導體元件模擬的可調變式元件切割法	★ 整合式的混階模擬器之開發及其在振盪電路上的應用

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

在本篇論文中，首先先介紹無接面電晶體的基本操作原理與優點，我們利用二維元件模擬來模擬無接面電晶體元件內部的電位分佈，並且可由電位分佈看出空乏區的寬度，而空乏區的寬度直接影響此元件是否處於導通的狀態，進而可以得知近似的臨限電壓，以及電流對於電壓變化的情況，當元件所外加的閘極電壓達到平帶電壓值時，對於元件本身會產生的反應，並且討論無接面電晶體元件在次臨限區域時，其開關的速度與傳統場效電晶體的比較，同時也使用Poisson’s equation推導無接面電晶體元件二維的空乏區公式，再由空乏區公式推導臨限電壓，並且將此推導結果與我們利用二維元件模擬器得到的模擬結果做比較。

摘要(英)

In this thesis, at first we introduce basic operating principles and advantages of the junctionless transistor. We use the two-dimensional device to simulate the potential distribution of the junctionless transistor and then we get the width of the depletion region. The width of the depletion region will decide whether the device is turning on or not, and also we can figure the approximate threshold voltage and the relation between current and voltage. We also discuss the device quality when we apply one voltage source on the gate is more over than the flat-band voltage. And compare the switch speed of the junctionless transistor with a normal transistor, when we operating them in the sub threshold region. Also, we try to derive the equation of the width of the depletion region from Poisson’s equation, and furthermore figure the threshold voltage. At last, we compare the equations with the result we have simulated in two-dimensional device.

關鍵字(中)

★ 無接面場效電晶體

關鍵字(英)

★ Junctionless MOSFET

論文目次

摘要 I
Abstract II
目錄 III
圖目錄 IV
表目錄 VI
第一章簡介 1
第二章雙閘極無接面MOSFET之基本性質介紹 3
2-1 二維等效模擬電路 3
2-2 元件結構 4
2-3 操作原理 5
2-4 製作無接面MOSFET的動機 9
第三章模擬I-V特性 12
3-1 電位分佈圖 12
3-2 I-V特性 16
3-3 次臨界特性 24
3-4 改變參數對於電流電壓的影響 26
第四章公式推導與驗證模擬 31
4-1 公式推導 31
4-2 模擬驗證 35
第五章結論 40
參考文獻 41

參考文獻

[1]D . Grant , “Power semiconductor devices-continuous development ,”Microelectronics Journal, Volume 27, Issues 2-3 , pp. 161-176, March-June1996.
[2]J. T. Park, J. P. Colinge, and C. H. Diaz,“Pi-Gate SOI MOSFET,＂IEEE ElectronDevices Letters, VOL. 22, no. 8,
August 2001.
[3]J. P. Colinge, M. H. Gao, A. Romano, H. Me and C.
Claeys, “Silicon-on-Insulator Gate-All-Around MOS Device,＂IEEE Transaction on Electron Devices, 1990, PP. 137-138.
[4]T. Ernst, S. Cristoloveanu, G. Ghibaudo, T. Ouisse, S. Horiguchi, Y. Ono, Y.Takahashi, and K. Murase,“Ultimately thin double-gate SOI MOSFETs,＂IEEETransaction on Electron Devices, Volume：50 Issue：3 , March 2003,P.830-838.
[5]D. A. Neamen,“Semiconductor physics and devices,＂3rd ed., McGraw-HillCompanies Inc., 2003.
[6]J.-P. Colinge, C.-W. Lee, A. Afzalian, N. Dehdashti Akhavan, R. Yan,I. Ferain, P. Razavi, B. O’Neill, A.
Blake, M. White, A.-M. Kelleher,B. McCarthy, and R.
Murphy, “Nanowire transistors without junctions,”Nat. Nanotechnol., vol. 5, no. 3, pp. 225–229, Feb. 2010.
[7]S. M. Sze, Physics of Semiconductor Devices: John Wiley & Sons Inc., 2006.
[8]C.-W. Lee, A. N. Nazarov, I. Ferain, N. Dehdashti
Akhavan, R. Yan,P. Razavi, R. Yu, R. T. Doria, and J.-P. Colinge, “Low subthreshold slopein junctionless
Multigate transistors,” Appl. Phys. Lett., vol. 96, no. 10,p. 102 106, Feb. 2010.
[9]R. M. Y. Ng, T. Wang, F. Liu, X. Zuo, J. He, and M. Chan, “Vertically stacked silicon nanowire transistors fabricated by inductive plasma etching and stress-limited oxidation,” IEEE Electron Device Lett., vol. 30,no. 5, pp. 520–522, May 2009.
[10]J. Colinge, “Conduction mechanisms in thin-film accumulation-mode SOI p-channel MOSFET’s,” IEEE Trans. Electron Devices, vol. 37, no. 3,pp. 718–723,Mar. 1990.
[11]Juan P. Duarte, Sung-Jin Choi, Dong-Il Moon, and Yang-Kyu Choi, “Simple Analytical Bulk Current Model for Long-Channel Double-Gate JunctionlessTransistors,” IEEE ELECTRON DEVICE LETTERS, VOL. 32, NO. 6, pp. 704-706 JUNE 2011

指導教授

蔡曜聰(Yao-tsung Tsai)

審核日期

2012-7-9

推文