 |
|
以作者查詢圖書館館藏 、以作者查詢臺灣博碩士 、以作者查詢全國書目 、勘誤回報 、線上人數：23 、訪客IP：18.119.107.255
姓名 王永辰(Yu-Tsin Wang) 查詢紙本館藏 畢業系所 機械工程學系 論文名稱 以非等向性導電膜做覆晶接合的介面應力分析 相關論文 檔案 [Endnote RIS 格式]
[相關文章]
[文章引用]
[完整記錄]
[館藏目錄]
[檢視]
- 本電子論文使用權限為同意立即開放。
- 已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
- 請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。
摘要(中) 而要將產品的體積縮小，其中很關鍵的一項工作就是把各個零件的組裝體積縮小以及將各個零件做整合。現代的電子產品幾乎都由很多的晶片做各項功能的控制工作，但晶片並不是單獨存在，而是必須經由電路板來和其他的晶片做連結並對外做溝通，所以晶片和電路板的結合工作變得很重要。
近幾十年來各種晶片和電路板的接合技術有著多種的型態進展，從早期的將晶片先做包覆，再利用引腳與外界做連結（例如扁平封裝，Flat Package, FP）到後來的利用金屬球顆粒（例如球狀陣列，Ball Grid Array, BGA）來黏貼晶片，到最近將晶片翻轉（覆晶技術，Flip Chip, FC）用導電膠體將晶片貼在電路板上，都使得晶片封裝的體積不斷減小。因為體積的越趨細微化，其中的各種連接問題也越加嚴重，更加要求高度的準確性與製造過程的控制。
在製程中所使用的電路板扮演著晶片電路訊號與外界溝通的媒介，佈滿許多的線路，當線路越複雜時也就會以多層板的方式來製造電路板以容下日趨複雜繁多的電路線。就因為電路板採多層製造，厚度越厚其本身的剛性越強，在進行晶片接合過程中因為溫度的改變所以接合面會產生應力的變化，而電路板剛性的改變會對接合面應力產生影響，進而影響晶片接合的可靠度，因此適當的印刷電路板厚度是在封裝上要考慮的重要因素。本論文研究當晶片藉由非等向性導電膜（Anisotropic Conductive Film, ACF）黏貼於電路板上時，不同的電路板厚度對於接合面應力的影響、應力的分佈狀況並討論在不同腳數的晶片接合時所適合的電路板厚度。
利用有限元軟體ANSYS所做的應力分析顯示在目前使用的晶片厚度約200至400微米之間時，印刷電路板的厚度不宜超過晶片厚度的1.7倍，而越厚的晶片可使用的印刷電路板厚度倍數越小，約1.3倍。例如當使用晶片厚度為400微米時電路板厚度不宜超過400×1.3＝520微米。當超過此數值則在分析模擬出來的介面應力會快速大幅攀升，而可能使得晶片與電路板剝離開造成封裝整個破壞。在觀察接合區域的應力分佈狀況可以發現導電膜中的導電顆粒所承受的應力狀態類似BGA的錫球，會在導電顆粒的兩個接合面邊緣角落產生較高的應力分佈，這些位置是造成接合失敗的主要地方。
另外在不同腳數（即晶片和電路板接合面的訊號傳輸點數）的分析顯示當晶片與電路板的厚度固定時，其腳數增加使得晶片面積變大，並不會對接合面的應力分佈狀況有太大的改變，模擬出來的數值差異不大。取3個晶片厚度進行分析，分別在200、250和400微米時計算應力狀態。觀察最邊緣的接腳處區域應力分佈，在相同的晶片與電路板厚度條件下，改變接腳數所得的結果幾乎相同。當晶片固定在200微米，接腳數固定在900時，電路板厚度改變對介面應力造成的影響，與晶片固定在200微米，接腳數固定在1600，其電路板厚度改變對介面應力所造成的影響是相同的，即應力值的大小與變動的趨勢是一樣的。關鍵字(中) ★ 非等向性導電膜
★ 覆晶
★ 封裝關鍵字(英) 論文目次 摘要……………………………………………………I
總目錄…………………………………………………IV
圖目錄…………………………………………………VI
表目錄…………………………………………………X
第一章簡介……………………………………………1
1- 1封裝技術概述……………………………………1
1- 2覆晶接合技術簡介………………………………3
1- 3非等向性導電膜簡介……………………………4
1- 4研究動機與目的…………………………………6
第二章文獻回顧……………………………………….8
2-1覆晶技術的進展與破壞實驗…………………….8
2-2非等向性導電膜的應用技術…………………….13
2-3現階段以ACF來做覆晶接合的製程概況……….17
第三章模擬過程……………………………………….20
3-1軟體介紹與理論根據………………………………20
3-1-1軟體介紹…………………………………………20
3-1-2理論根據…………………………………………21
3-2基本假設與材料的選用……………………………26
3-2-1基本假設…………………………………………26
3-2-2材料的選用………………………………………29
3-3分析模組的建立程序………………………………31
3-3-1分析前設定………………………………………31
3-3-2模組建立…………………………………………32
3-3-3網格建立…………………………………………35
3-4邊界條件設定、負載並求解………………………40
3-4-1邊界條件設定……………………………………40
3-4-2負載並求解………………………………………40
第四章結果與討論………………………………………42
4-1應力應變的分佈…………………………………….42
4-2晶片厚度對接合介面的應力影響………………….59
4-3接合腳數對接合介面的應力影響………………….74
第五章結論……………………………………………….88
參考文獻………………………………………………….90
附錄………………………………………………………..94參考文獻 參考文獻
1.Peter Van Zant, ”Microchip Fabrication ”,3rd Edition, McGraw-Hill, 1996, p557-p580
2.趙建基等譯，”球腳格狀陣列封裝技術”，鴻海精密工業股份有限公司，p22-p31
3.John H.Lau, C.P.Wong, John L.Prince, Wataru Nakayama, ”Electronic Packaging Design, Materials, Process, and Reliability ”, McGraw-Hill, 1998,p6-p13
4.John H.Lau, ”Flip Chip Technologies”, McGraw-Hill, 1996,p25-p29
5.John H.Lau, ”Flip Chip Technologies”, McGraw-Hill, 1996,p301-p308
6.John H.Lau, ”Flip Chip Technologies”, McGraw-Hill, 1996,p1-p2
7.John H.Lau, ”Flip Chip Technologies”, McGraw-Hill, 1996,p334-p335
8.趙建基等譯，”球腳格狀陣列封裝技術”，鴻海精密工業股份有限公司，p32-p35
9.趙建基等譯，”球腳格狀陣列封裝技術”，鴻海精密工業股份有限公司，p31-p32
10.John H.Lau, ”Flip Chip Technologies”, McGraw-Hill, 1996,p129-p131
11.John H.Lau, ”Flip Chip Technologies”, McGraw-Hill, 1996,p124-p126
12.John H.Lau, ”Flip Chip Technologies”, McGraw-Hill, 1996,p109-p115
13.趙建基等譯，”球腳格狀陣列封裝技術”，鴻海精密工業股份有限公司，p244-p246
14.趙建基等譯，”球腳格狀陣列封裝技術”，鴻海精密工業股份有限公司，p231-p238
15.趙建基等譯，”球腳格狀陣列封裝技術”，鴻海精密工業股份有限公司，p238-p240
15.趙建基等譯，”球腳格狀陣列封裝技術”，鴻海精密工業股份有限公司，p238-p240
17.Myung-Jin Yim and Kyung-Wook Paik, “The Contact Resistance and Reliability of Anisotropic Conductive Film”, IEEE Transactions on Advanced Packaging, Vol.22, No.2, May 1999
17.Myung-Jin Yim and Kyung-Wook Paik, “The Contact Resistance and Reliability of Anisotropic Conductive Film”, IEEE Transactions on Advanced Packaging, Vol.22, No.2, May 1999
19.虎門科技公司，”ANSYS5.5 教學手冊”，1999
20.Robert D.Cook, David S.Malkus, Michael E.Plesha, “Concepts and Applications of Finite Element Analysis”, 3RD Edition, John Wiley & Sons, 1989, p31-p57
21.H.L.J.Pang and T.I Tan,G.Y.Lim and C.L.Wong, “Thermal Stress Analysis of Direct Chip Attach Packaging Assembly”, IEEE/CPMT Electronic Packaging Technology Conference,1997
22.Q.Yao, J.Qu, “Three-Dimensional Versus Two-Dimensional Finite Element Modeling of Flip Chip Packages”, Transactions of the ASME, Vol.121, September 1999
23.John H.Lau, C.P.Wong, John L.Prince, Wataru Nakayama, ”Electronic Packaging Design, Materials, Process, and Reliability ”, McGraw-Hill, 1998,p6-p9
23.John H.Lau, C.P.Wong, John L.Prince, Wataru Nakayama, ”Electronic Packaging Design, Materials, Process, and Reliability ”, McGraw-Hill, 1998,p6-p9指導教授 李雄(Shyong Lee) 審核日期 2000-6-20 推文 plurk
funp
live
udn
HD
myshare
netvibes
friend
youpush
delicious
baidu
網路書籤 Google bookmarks
del.icio.us
hemidemi
facebook
twitter
google
reddit