含多重檢查機制之實體驗證自動化工具

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：21

、訪客IP：3.144.255.247

姓名

吳建興(Chien-Hsing Wu) 查詢紙本館藏

畢業系所

電機工程學系在職專班

論文名稱

含多重檢查機制之實體驗證自動化工具
(An Automated Utility with Multi-Checking Mechanism for Physical Verification)

相關論文

★ 運算放大器之自動化設計流程及行為模型研究	★ 高速序列傳輸之量測技術
★ 使用低增益寬頻率調整範圍壓控震盪器之1.25-GHz八相位鎖相迴路	★ 類神經網路應用於高階功率模型之研究
★ 使用SystemC語言建立IEEE 802.3 MAC 行為模組之研究	★ 以回填法建立鎖相迴路之行為模型的研究
★ 高速傳輸連結網路的分析和模擬	★ 一個以取樣方式提供可程式化邏輯陣列功能除錯所需之完全觀察度的方法
★ 抑制同步切換雜訊之高速傳輸器	★ 以行為模型建立鎖相迴路之非理想現象的研究
★ 遞迴式類神經網路應用於序向電路之高階功率模型的研究	★ 用於命題驗証方式的除錯協助技術之研究
★ Verilog-A語言的涵蓋率量測之研究	★ 利用類神經模型來估計電源線的電流波形之研究
★ 5.2GHz CMOS射頻接收器前端電路設計	★ 適用於OC-192收發機之頻率合成器和時脈與資料回復電路

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

近年來，製程微縮的速度之快，目前己經進展到二十八奈米製程量產的階段。由於實體驗證 ( physical verification, PV ) 在積體電路設計中，被視為影響晶片下線 ( tape-out ) 時間之重要因素之一，因此各種電子設計自動化 ( electronic design automation, EDA ) 工具皆不斷地在提升其效能與檢查能力，以防止產品出錯。
在目前的實體驗證過程中，由於設計者無法第一次就提供正確完整的網表 ( netlist )，因此執行實體驗證的佈局者必須不斷地重覆執行驗證與除錯。此外，晶圓廠 ( foundry ) 提供了設計規則檢查 ( design rule check, DRC ) 與佈局比對圖表 ( layout versus schematic, LVS ) 以及相關的檔案，其中包含了許多選擇性的設定供客戶使用，因此佈局者需要自行選擇複雜的設定與判斷除錯的結果。基於以上兩點，實體驗證流程需要一個完整的檢查機制來解決這些問題，以防止佈局者因個人誤判而導致產品出錯的情況發生。
在本篇論文中，我們提出一個具有多重檢查機制的自動化工具，其建構在實體驗證的環境中。在考慮錯誤報告的資料量大小與資料分佈的特性下，截取特定資訊與圖形資料系統 ( graphic database system, GDS ) 及相關設定資訊進行多重的比對，並輸出一份關鍵詳細報告。實驗結果顯示，此工具能有效地檢查是否在實體驗證中有除錯不完全及設定不正確的情況發生。

摘要(英)

In recent years, the manufacturing process shrinks quickly. The technology node of mass production is achieved 28 nanometer. Due to physical verification (PV) in IC design is one of the important factors affecting the time to tape-out, electronic design automation (EDA) tools are constantly improving their effectiveness and ability to prevent product failures.
In the current physical verification process, because designers cannot provide a correct and complete netlist at the first time, layout engineers of physical verification need to perform validation and debugging constantly. In addition, foundries provide design rule check (DRC), layout versus schematic (LVS), and related files for designs, which contain several optional configurations for use, therefore layout engineers need to choose manually the complex configurations and judge the debugging results. Based on the above two issues, the flow of physical verification requires a complete checking mechanism to solve these issues to prevent production failures caused by the personal misjudgment of layout engineers.
In this thesis, we propose an automated utility with multi-checking mechanism, which is constructed in the physical verification environment. With considering the characteristics of the data size and distribution of debugging reports, the proposed utility intercepts the specific information, graphic database system (GDS), and related configuration information to apply multiple comparisons and generate a critical detail report. Experimental results showed that the proposed utility can effectively check the incomplete debugging and incorrect configurations in the physical verification.

關鍵字(中)

★ 實體驗證

關鍵字(英)

★ Physical Verification

論文目次

摘要 i
Abstract ii
致謝 iii
目錄 iv
圖目錄 vi
表目錄 viii
第一章、緒論 1
1-1 前言 1
1-2 實體驗證 4
1-3 實體驗證的挑戰 5
1-4 研究動機 7
1-5 論文目標與結構 8
第二章、相關研究 9
2-1 後端光罩改版之實體驗證流程 9
2-2 實體驗證採用之設計規則檢查流程 11
2-3 實體驗證採用之佈局比對圖表流程 12
第三章、含多重檢查機制之實體驗證自動化工具 13
3-1 改良式的實體驗證流程 13
3-2 多重檢查機制 16
3-2-1 電子設計自動化工具版本檢查機制 16
3-2-2 規則檔案版本檢查機制 16
3-2-3 圖形資料系統檢查機制 17
3-2-4 佈局首要元件檢查機制 18
3-2-5 輸入層檢查機制 19
3-2-6 規則檢查項目未執行檢查機制 20
3-2-7 警告訊息檢查機制 21
3-2-8 規則開關檢查機制 22
3-2-9 規則設定檢查機制 23
3-2-10 佈局比對圖表設定及報告檢查機制 24
3-3 檢查機制之實作概念與方法 26
第四章、實驗結果與分析 27
4-1 圖形化使用者介面說明 27
4-2 實驗結果與比較 33
第五章、結論與未來展望 36
第六章、參考文獻 37

參考文獻

[1] http://www.tanner.com.tw/ic-design-flo, Tanner EDA Design Flow
[2] http://www.mentor.com, Mentor Graphics
[3] http://www.synopsys.com, Synopsys Inc.
[4] http://www.empyreansoft.com.cn, Empyrean
[5] http://www.mentor.com/products/ic_nanometer_design/verification-signoff/circuit-verification/calibre-nmlvs, Calibre nmLVS
[6] http://www.umc.com, United Microelectronics Corporation
[7] http://www.mentor.com/products/ic_nanometer_design/verification-signoff/physical-verification/calibre-nmdrc, Calibre nmDRC
[8] Ellis Horowitz, Sartaj Sahni, and Dinesh P. Mehta, Fundamentals of Data Structure in C++, 2nd Edition, Silicon Press, 2006
[9] http://www.synopsys.com/Tools/Implementation/CustomImplementation/Pages/lakerblitz-ds.aspx, Laker Blitz
[10] http://www.tsmc.com, Taiwan Semiconductor Manufacturing Company Limited

指導教授

劉建男、陳泰蓁

審核日期

2014-10-21

推文