以懸置帶線實現之準集總元件雙工器

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：58

、訪客IP：18.116.118.81

姓名

陳鵬帆(Peng-Fan, Chen) 查詢紙本館藏

畢業系所

電機工程學系

論文名稱

以懸置帶線實現之準集總元件雙工器
(Quasi-Lumped Suspended Stripline Diplexer)

相關論文

★ 用於行動上網裝置之智慧型陣列天線	★ 吸收式帶止濾波器之研製
★ 一維及二維切換式波束掃描陣列天線	★ 寬頻微型化六埠網路接收機
★ 具有良好選擇度的寬頻吸收式帶止濾波器	★ 微小化吸收式帶止濾波器之通帶改善
★ 共面波導帶通濾波器之研製	★ 微帶耦合線帶通濾波器與雙工器研製
★ 宇宙微波背景輻射陣列望遠鏡接收機之校準信號源研製	★ K-Band及Q-Band毫米波帶通濾波器設計
★ 薄膜製程射頻被動元件設計	★ 微波帶通低雜訊放大器設計
★ 積體式微波帶通濾波器之研製	★ 應用於高位元率無線傳輸系統之V頻段漸進式開槽天線陣列
★ 以多重耦合線實現多功能帶通濾波器	★ 以單刀雙擲帶通濾波器實現高整合度射頻前端收發系統

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

本論文研究主軸為以懸置帶線架構實現準集總元件組成的雙工器，透過系統化的流程，依序設計組成雙工器的高、低通濾波器，逐步加入電路佈局中的高頻寄生效應、實做環境考量，與製程變異分析，而完成雙工器的設計。
論文首先介紹以高、低通濾波器組成理想雙工器之工作原理。並且針對高、低通濾波器於懸置帶線架構的電路佈局設計時產生的寄生效應進行分析，再建立考量寄生效應的修正電路模型，並由網路參數運算的方式建立高低、通濾波器中準集總元件的萃取公式。藉以於電路模擬軟體的輔助下判斷修改元件值的設計方向。
接續則提出系統化的雙工器設計方法，建立雙工器的設計，並且分別以五階與七階的雙工器實際設計範例演示設計流程。再納入量測時所須要的SMA接頭至懸置帶線轉接器設計，以及金屬外罩於製做時產生的圓孔與預留空間等實做考量於設計中，逐步完成所訂規格下的雙工器設計。最後針對製程變異進行評估，透過變異分析判斷實際製做時能夠容許的誤差範圍並且確保電路成品能夠與模擬吻合。本研究所提出之五階雙工器的量測結果，高通頻帶內植入損耗最大為為0.96 dB，低通頻帶內植入損耗最大為0.94 dB，低通與高通植入損耗響應交錯頻率15.25 GHz的植入損耗為3.8 dB，高通路徑的止帶衰減於0.8倍交錯頻率處可達39.6 dB，低通路徑的止帶衰減於1.2倍交錯頻率處達15 dB。反射損耗的部份，高通埠反射損耗於18.2-24.5 GHz均可大於13.1 dB，低通埠反射損耗於DC-14.46 GHz均可大於16.3 dB，共同埠反射損耗於DC-24.5 GHz均大於12.4 dB。電路之平面面積約為9.1×21.7 mm2( )，整體外部體積大小為21.7×18.0×22.3 mm3( )。而七階雙工器的量測方面結果，高通頻帶內植入損耗為1.25 dB，低通頻帶內植入損耗為1.22 dB，低通與高通植入損耗響應交錯頻率11.4 GHz的植入損耗為4.36 dB，高通路徑的止帶衰減於0.8倍交錯頻率處可達42.1 dB，低通路徑的止帶衰減於1.2倍交錯頻率處達36.3 dB。反射損耗的部份，高通埠反設損耗於12.1-18.2 GHz均大於12.1 dB，低通埠反射損耗於DC-10.7GHz均大於16.4 dB，共同埠反射損耗於DC-18.2 GHz均大於12 dB。電路之平面面積約為10.5×24.9 mm2( )，整體外部體積大小為25.1×20.58×16 mm3( )。最後，將電路的量測特性與參考文獻比較整理於表。
相較於既有的文獻，本論文提出懸置帶線架構準集總元件雙工器的高頻寄生效應萃取方法與修正電路架構，並納入設計流程。再針對實做與量測時須要的SMA至懸置帶線轉接器、外罩金屬組裝流程等適當配置。最後，納入製程變異判段容忍的誤差範圍，而達成將準集總元件雙工器的設計系統化的目的。

摘要(英)

This study proposed an systematic design flow for quasi-lumped suspended stripline diplexer. According to modified circuit model with parasitic effect on high-pass and low-pass filter layout, the diplexer design are accomplished step by step. Practical consideration and fabrication variation are also take into design.

關鍵字(中)

★ 懸置帶線
★ 準集總元件
★ 雙工器
★ 高,低通濾波器

關鍵字(英)

★ Suspended Stripline
★ Quasi-Lumped
★ Diplexer
★ High-pass,Low-pass filter

論文目次

論文摘要 I
誌謝 III
目錄 IV
圖目錄 VI
表目錄 XVIII
第一章緒論 1
1.1研究動機 1
1.2文獻回顧 2
1.3章節介紹 6
第二章雙工器原理與設計公式 7
2.1 理想單端負載高、低通濾波器組成雙工器原理簡介 9
2.2 懸置帶線架構簡介 17
2.3 準集總元件設計公式建立與推導 19
2.3.1 高通濾波器修正電路模型與網路參數 19
2.3.2 高通濾波器修正模型萃取公式 28
2.3.3 高通濾波器互感修正電路模型與網路參數 32
2.3.4 高通濾波器互感修正模型萃取公式 39
2.3.5 低通濾波器修正電路模型與網路參數 42
2.3.6 低通濾波器修正電路模型萃取公式 48
2.4 第二章總結 50
第三章雙工器設計方法 51
3.1 設計流程 51
3.2 五階柴氏等漣波雙工器設計 52
3.2.1 雙埠單端負載高、低通濾波器設計 59
3.2.2 三埠雙工器設計 96
3.2.3 SMA至懸置帶線轉接器設計與實作考量 99
3.3 七階柴氏等漣波雙工器設計 113
3.3.1 雙埠單端負載高、低通濾波器設計 120
3.3.2 三埠雙工器設計 160
3.4 第三章總結 168
第四章製程考量與量測驗證 169
4.1 製程考量與變異分析 169
4.1.1 氧化鋁基板厚度變化分析 169
4.1.2 氧化鋁基板寬度變化分析 172
4.2 五階雙工器量測與驗證 176
4.2.1 量測結果 177
4.2.2 重新模擬驗證 182
4.2.3 修正電路架構驗證 188
4.3 七階雙工器量測與驗證 190
4.3.1 量測結果 190
4.3.2 重新模擬驗證 195
4.3.3 修正電路架構驗證 201
4.4 特性比較與總結 203
第五章結論 205
參考文獻 207

參考文獻

[1]G.L. Matthaei, L. Young and E.M.T. Jone, “Microwave Filters, Impedance-Matching Networks and Coupling Structures,” New York, McGraw Hill, 1964.
[2]E.G. Cristal and G.L. Matthaei, “A Technique for the Design of Multiplexers Having Continuous Channels,” IEEE Trans. PTGMTT-12, pp. 88-93, January 1964.
[3]J. S. Hong and M. J. Lancaster, “Microstrip Filters for RF/Microwave Applications,” John Wiley & Sons. Inc., 2001.
[4]W. Menzel and A. Balalem, “Quasi-Lumped Suspended Stripline Filters and Diplexers”, IEEE Trans. Microw. Theory Tech., vol 53, no. 10, pp. 3230-3237,Oct. 2005.
[5]R. Rehner., M. Sterns, D. Schneiderbanger, S. Martius and L. Schmidt, “A Quasi-Lumped Ultra-Broadband Continuous SSL-Diplexer from DC to 80 GHz”, in IEEE MTT-S Int. Microw. Symp. Dig., pp. 1037-1040, 2009.
[6]I. Ashiq and A.P.S. Khanna, “Ultra-broadband contiguous planar DC-35–65 GHz diplexer using softboard suspended stripline technology”, in IEEE MTT-S Int. Microw. Symp. Dig., pp. 1-4, 2013.
[7]I. Ashiq and A.P.S. Khanna, “A novel ultra-broadband DC-36-to-66-GHz hybrid diplexer using waveguide and SSL technology”, in 44th Eur. Microw. Conf., 2014, pp. 1111 - 1114.
[8]C.-H. Lai, G.-T. Zhou and T.-G. Ma,“On-chip miniaturized diplexer using jointed dual-mode right-/left-handed synthesized coplanar waveguides on GIPD process”, IEEE Microw. Wireless Compon. Lett.,vol.24,no.4, pp. 245-247, April 2014.
[9]S. Sakhnenko, D. Orlenko, B. Vorotnikov, O. Aleksieiev, P. Komakha, P. Heide and M. Vossiek, “Ultra-low-profile small-size LTCC front-end module (FEM) for WLAN applications based on a novel diplexer design approach”, in IEEE MTT-S Int. Microw. Symp. Dig., pp. 609-612, 2009.
[10]W. Xia, X. Shang and M. J. Lancaster, “All-resonator-based waveguide diplexer with cross-couplings”, IEEE Electronic Lett.,vol.50,no.25, pp. 1948-1950, December 2014.

指導教授

林祐生(Yo-Shen, Lin)

審核日期

2015-7-30

推文