應用於生理訊號低功率高解析度之 三角積分調變器

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：50

、訪客IP：3.145.40.33

姓名

陳建忠(Chien-Chung Chen) 查詢紙本館藏

畢業系所

電機工程學系在職專班

論文名稱

應用於生理訊號低功率高解析度之三角積分調變器
(A Low-Power High-Resolution Sigma-Delta Modulator for Bio-signals)

相關論文

★ 應用於2.5G/5GBASE-T乙太網路傳收機之高成本效益迴音消除器	★ 應用於IEEE 802.3bp車用乙太網路之硬決定與軟決定里德所羅門解碼器架構與電路設計
★ 適用於 10GBASE-T 及 IEEE 802.3bz 之高速低密度同位元檢查碼解碼器設計與實現	★ 基於蛙跳演算法及穩定性準則之高成本效益迴音消除器設計
★ 運用改良型混合蛙跳演算法設計之近端串音干擾消除器	★ 運用改良粒子群最佳化演算法之近端串擾消除器電路設計
★ 應用於多兆元網速乙太網路接收機類比迴音消除器之最小均方演算法電路設計	★ 光耦合隔離系統之接收端晶片電路設計與實現
★ 應用於光耦合隔離系統之發送端雜訊整形類比轉數位轉換器	★ 應用於數位視頻廣播系統之頻率合成器及3.1Ghz寬頻壓控震盪器
★ 地面數位電視廣播基頻接收器之載波同步設計	★ 適用於通訊系統之參數化數位訊號處理器核心
★ 以正交分頻多工系統之同步的高效能內插法技術	★ 正交分頻多工通訊中之盲目頻域等化器
★ 兆元位元率之平行化可適性決策回饋等化器設計與實作	★ 應用於數位視頻廣播系統中之自動增益放大器及接受端濾波器設計

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

摘要
近年來生醫專用的測量儀器為了日常生活方便使用，需具備微小化可長時間穿戴，高解析度與低功率的類比數位轉換器是必需的。本論文研究應用於生理訊號系統之三角積分類比數位轉換器。因三角積分調變器在類比電路需求較為簡單且寬鬆，相較於其他類型的類比數位轉換器，所以在功率消耗與晶片面積上也可大幅的減少。在此設計一個二階三角積分調變器採用交換式電容電路來實現。

此三角積分調變器使用台積電0.18 um 1P6M CMOS電路技術來實現，在訊號頻寬10 KHz、超取樣率為128倍的情形下，二階輸出SNDR可以達到82.79 dB，具有13.4位元的解析度。在1.8V電壓供給下平均功率消耗為109 µW，有效達到低功率的要求，未來結合後端數位降頻濾波器的實現，將類比與數位電路共同整合，將得以實現混合訊號處理三角積分類比數位轉換器晶片。
關鍵字: 三角積分調變器、切換式電容電路、類比數位轉換器

摘要(英)

Abstract
In recent years, biomedical measurement instruments have been used commonly in daily life. In order to achieve micro-size and longtime wearing, high resolution and low power consumption are the necessary factors of analog to digital converter (ADC). The sigma-delta modulator (SDM) ADC for biomedical signals was implemented in this paper. Compared to other types of ADC, the specification of SDM is simple and high tolerance. The SDM ADC also significantly reduces the chip area and power consumption, thus we designed a second-order sigma-delta modulator using switched-capacitor circuits
This circuit was implemented in TSMC 0.18µm 1P6M CMOS process. With the signal bandwidth of 10 KHz and over-sampling ratio of 128, the signal to noise and distortion ratio (SNDR) can achieve 82.79 dB, 13.4 bits resolution, and power consumption is about 109 µW for 1.8 V power supply. The design will combine with the digital decimation filter to achieve mixed signal chip for sigma-delta analog to digital converter used in biomedical signal systems in the future.
Keywords: sigma-delta modulator, switched-capacitor circuits, analog to digital converter (ADC)

關鍵字(中)

★ 三角積分調變器
★ 切換式電容電路
★ 類比數位轉換器

關鍵字(英)

★ sigma-delta modulator
★ switched-capacitor circuits
★ analog to digital converter (ADC)

論文目次

目錄
摘要 I
ABSTRACT II
誌謝 III
目錄 IV
圖目錄 VI
表目錄 X
第一章緒論 1
1.1研究背景 1
1.2研究動機 3
1.3 論文架構 4
第二章三角積分調變器原理介紹 5
2.1 奈奎斯特與超取樣類比數位轉換器 5
2.2 量化器 7
2.3 超取樣技術 10
2.4 雜訊移頻技術 11
2.5 一階三角積分調變器 13
2.6 二階三角積分調變器 15
2.7 高階三角積分調變器 17
第三章三角積分調變器系統規劃與模擬 21
3.1 系統規格制定 21
3.2 電路雜訊與運算放大器非理想效應之考量 23
3.2.1 熱雜訊 24
3.2.2 時脈抖動雜訊 28
3.2.3 運算放大器之有限直流增益 29
3.2.4 運算放大器之有限單位增益頻寬 32
3.2.5 運算放大器之迴轉率 36
3.2.6 比較器之直流電壓偏移 38
3.3整體系統架構非理想效應模擬結果 40
第四章三角積分調變器電路設計與模擬 43
4.1 交換式電容積分器 43
4.1.1反向積分器 43
4.1.2 非反向積分器 44
4.2 取樣開關 45
4.3 非重疊時脈產生器 49
4.4 運算放大器 50
4.5 共模回授電路 60
4.6 比較器與數位類比轉換器 62
4.7二階交換式電容運算放大器之三角積分調變器設計 64
4.7.1二階交換式電容三角積分調變器 64
4.7.2 電路模擬結果 65
第五章佈局與量測考量 69
5.1 佈局考量 69
5.2 電路佈局抽取RC模擬結果 70
5.3 量測考量 73
第六章結論及未來展望 77
6.1 結論 77
6.2 未來展望 77
參考文獻 79

參考文獻

參考文獻
[1] J. G. Webster， “Medical Instrumentation Application and Design，” Canada: John Wiley& Sons.， 1998
[2] C. M. Hsu， T. C. Yo and C. H. Luo， “An Ultra-Low Power Variable-Resolution Sigma-Delta Modulator for Signals Acquisition of Biomedical Instrument，” IEICE Transactions on Electronics， vol. E90-C， no. 9， pp. 1823-1829， Sep. 2007
[3] D. A. Johns， K. Martin， Analog Integrated Circuit Design， Wiley， 1997.
[4] K. C. H. Chao， S. Nadeem， W. L. Lee， and C. G. Sodini， “A higher order topology for interpolative modulators for oversampling A/D converters” IEEE Transactions on Circuits and Systems， vol. 37， pp. 309-318， March 1990.
[5] Y. Matsuya， A. Iwata and M. Ishikawa， “A 16-bit Oversampling A-to-D Conversion Technology using Triple-Integration Noise Shaping，” IEEE Journal of Solid-State Circuits， vol. 22， no. 6， pp. 921-929， Dec. 1987
[6] S. R. Norsworthy， R. Schreier， and G. C. Temes， Delta-Sigma Data Converters: Theory， Design and Simulation， IEEE Press， 1997.
[7] R. del Rio ，F. Medeiro， B. Perez-Verdu， J.M. de la Rosa and A. Rodriguez-Vazquez “CMOS Cascade Sigma-Delta Modulators for Sensors and Telecom Error Analysis and Practical Design”
[8] R. J. Baker， “CMOS-Circuit Design， Layout and Simulation，” Canada: John Wiley & Sons. ， Second Edition， 2008
[9] R. Schreier， and G. C. Temes， Understanding Delta-Sigma Data Converters， IEEE Press， Wiley & Sons， 2005.

[10] P. E. Allen and D. R. Holberg， “CMOS Analog Circuit Design，” Oxford University Press， Jan. 2002
[11] B. Razavi， Design of Analog CMOS Integrated Circuits， McGRAW-HILL， New York， 2001.
[12] J. Goes， Member， IEEE， N. Paulino， H. Pinto， R. Monteiro， Bruno Vaz，Member， IEEE， and A. S. Garção“Low-Power Low-Voltage CMOS A/D Sigma-Delta Modulator for Bio-Potential Signals Driven by a Single-Phase Scheme” IEEE Transactions on Circuits and Systems，I: Regular Papers， vol. 52， No. 12， December 2005
[13] H. Zare-Hoseini， I. Kale， and O. Shaoei， “Modeling of Switched-Capacitor Delta-Sigma Modulators in SIMULINK，” IEEE Trans. On Instrumentation and Measurement， vol. 54， no. 4， pp. 1646-1654， Aug 2005.
[14] S. Brigati， F. Francesconi， P. Malcovati， D. Tonietto， A. Baschirotto， and F.Maloberti， “Modeling Sigma-Delta Modulator Non-Idealities in SIMULINK(R) ，” in Proc of IEEE Symp. on Circuits and Systems， vol. 2， Jun 1999， pp. 384-387.
[15] S. Y. Lee， “Analog Integrated Circuits，” Electrical Engineering， National Chung Cheng University， 2007
[16] 林妤穎, “兼併切換式電容及切換式放大器且應用於生醫訊號之三角積分調變器,” 國立中央大學電機工程學系碩士論文, 民國九十九年.
[17] Chien-Hung Kuo “Delta-Sigma Analog-to-Digital Converters” Electrical Engineering ， National Cheng Kung University
[18] Hsin-LiangChen, Po-ShengChen,andJen-ShiunChiang, “A Low-Offset Low-Noise Sigma-Delta 111Modulator With Pseudorandom Chopper-Stabilization Technique”, IEEE Trans. Circuits Syst. I, 111vol. 56, no. 12, December 2009
[19] 李冠毅, “使用AB類/AB類開關運算放大器技術之0.7伏低功率低失真多位元三角積分調變器,” 國立臺灣師範大學應用電子科技學系碩士論文, 民國九十九年一月.
[20] C. H. Kuo, D. Y. Shi, K. S. Chang, “A Low-Voltage Fourth-Order Cascade Delta–Sigma Modulator in 0.18-m CMOS”, IEEE Transactions on Circuits And Systems—I: Regular Papers, Vol. 57, No. 9, September 2010
[21] K. P. Pun, S. Chatterjee, P. R. Kinget, “A 0.5-V 74-dB SNDR 25-kHz Continuous-Time Delta-Sigma Modulator With a Return-to-Open DAC”, IEEE Journal of Solid-State Circuits, Vol. 42, No. 3, March 2007

指導教授

薛木添(Muh-Tian Shiue)

審核日期

2016-7-20

推文