博碩士論文 111353007 詳細資訊




以作者查詢圖書館館藏 以作者查詢臺灣博碩士 以作者查詢全國書目 勘誤回報 、線上人數:17 、訪客IP:3.129.218.83
姓名 謝幸城(HSIEH, HSING-CHENG)  查詢紙本館藏   畢業系所 機械工程學系
論文名稱 MATLAB和C# 於半導體封裝製程之品質控制與效率提升
(Quality Control and Efficiency Improvement in Semiconductor Packaging Process with MATLAB and C#.)
相關論文
★ 塑膠機殼內部表面處理對電磁波干擾防護研究★ 研磨頭氣壓分配在化學機械研磨晶圓膜厚移除製程上之影響
★ 利用光導效應改善非接觸式電容位移感測器測厚儀之研究★ 石墨材料時變劣化微結構分析
★ 半導體黃光製程中六甲基二矽氮烷 之數量對顯影後圖型之影響★ 可程式控制器機構設計之流程研究
★ 伺服沖床運動曲線與金屬板材成型關聯性分析★ 鋁合金7003與630不銹鋼異質金屬雷射銲接研究
★ 應用銲針尺寸與線徑之推算進行銲線製程第二銲點參數優化與統一之研究★ 複合式類神經網路預測貨櫃船主機油耗
★ 熱力微照射製作絕緣層矽晶材料之研究★ 微波活化對被植入於矽中之氫離子之研究
★ 矽/石英晶圓鍵合之研究★ 奈米尺度薄膜轉移技術
★ 光能切離矽薄膜之研究★ 氮矽基鍵合之研究
檔案 [Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   至系統瀏覽論文 ( 永不開放)
摘要(中) 在現代半導體產業中,封裝上片製程的品質控制對於確保最終產品的性能和可靠性至關重要。傳統量測方法存在設備內建軟體的不便利性與人工計算誤差的問題,以及生產過程中面臨晶圓上的微粒汙染和取錯晶片等問題,都會導致品質控制不穩定的問題發生,故需要有效的解決方案以確保產品品質和生產效率。為解決上述問題,本研究提出了一個結合MATLAB和C#工具的綜合解決方案。首先,針對銀膠攀爬高度量測問題,開發了一個基於MATLAB的量測程式,該程式操作簡便,能夠自動進行量測和計算,從而減少手動計算誤差並提高量測準確性。其次,針對微粒汙染和取錯晶片問題,開發了一個基於C#的視窗應用程式,該應用程式能夠快速且準確地檢測並處理相關問題,提高生產效率並降低賠償風險。為進一步提升量測速度和準確度,本研究利用MATLAB的神經網路功能進行視覺訓練,使其能夠根據實際情況快速進行量測並自動判別結果。該創新方案不僅加快了銀膠高度的判定,還為未來實現自動化工廠提供了堅實的技術基礎。
摘要(英) In the modern semiconductor industry, quality control in the die bonding process is critical for ensuring the performance and reliability of the final product. Traditional measurement methods face issues such as the inconvenience of built-in software in equipment and manual calculation errors, in addition to challenges like particle contamination on wafers and incorrect chip placement during the production process. These issues can lead to instability in quality control, necessitating effective solutions to ensure product quality and production efficiency. To address these challenges, this study proposes an integrated solution combining MATLAB and C# tools. Firstly, a MATLAB-based measurement program was developed to tackle the issue of die attach paste height measurement. This program is user-friendly and capable of automatic measurement and calculation, thereby reducing manual calculation errors and enhancing measurement accuracy. Secondly, a C#-based Windows application was developed to address the issues of particle contamination and incorrect chip placement. This application can quickly and accurately detect and handle these problems, improving production efficiency and reducing the risk of compensation.
Furthermore, to enhance measurement speed and accuracy, this study utilized MATLAB′s neural network capabilities for visual training, enabling rapid measurement and automatic result determination based on actual conditions. This innovative solution not only accelerates the assessment of die attach paste height but also provides a solid technical foundation for the future implementation of automated factories.
關鍵字(中) ★ 半導體封裝製程
★ 銀膠攀爬高度
★ 品質控制
★ 效率提升
★ MATLAB
★ C#.
關鍵字(英) ★ semiconductor packaging process
★ die attach adhesive height
★ quality control
★ efficiency improvement
★ MATLAB
★ C#.
論文目次 摘要…………………………………………………………i
Abstract…………………………………………………………ii
誌謝…………………………………………………………iii
目錄…………………………………………………………iv
圖目錄…………………………………………………………vii
表目錄…………………………………………………………x
附錄…………………………………………………………xi
第一章、緒論……………………………………………………1
1-1 研究背景及動機………………………………………1
1-2 研究目的………………………………………………2
1-3 本文架構………………………………………………4
第二章、文獻回顧………………………………………………5
2-1 半導體封裝介紹………………………………………5
2-2 文獻回顧相關技術的發展……………………………17
第三章、問題陳述與介面設計…………………………………21
3-1 研究問題描述…………………………………………21
3-2 MATLAB 程式開發………………………………….27
3-2-1 使用者介面設計一……………………………………28
3-2-2 使用者介面設計二……………………………………33
3-2-3 程式流程圖……………………………………………35
3-3 C# 程式開發………………………………………….37
3-3-1 使用者介面設計一……………………………………39
3-3-2 使用者介面設計二……………………………………40
3-3-3 使用者介面設計三……………………………………41
3-3-4 程式流程圖……………………………………………43
第四章、結果與討論……………………………………………47
4-1 實驗設備………………………………………………47
4-2 MATLAB 程式的效果和效率分析………………….48
4-2-1 銀膠攀爬高度量測的效果和效率分析………………48
4-3 C# 程式的效果和效率分析………………………….53
4-3-1 晶片汙染擴展程式的效果和效率分析………………53
4-3-2 CP map與AOI map合併程式的效果和效率分析….56
4-3-3 Mapping Shift的自動化處理的效果和效率分析……59
4-4 銀膠攀爬高度的深度學習方法………………………62
第五章、結論與未來展望………………………………………66
5-1 結論……………………………………………………66
5-2 未來展望……………………………………………….68
參考文獻………………………………………………………….69
附錄………………………………………………………….72
參考文獻 [1] 王薪棉:〈台灣電子產業鏈概況〉,台北外匯市場發展基金會委託計畫,民國112年。
[2] 閆先印:〈半導體封裝工藝技術的探討〉,機械與電子控制工程,第6卷第1期,民國113年。
[3] I. J. Rasiah, W. S. Leong, "The Influence of Fillet Height of a Low Modulus Die Attach on the Wirebondability of a Plastic Package. ", IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 22, no. 2, pp. 123-130, February 1998.
[4] 邱聖育:〈銅柱覆晶封裝製程之有限元素分析〉,碩士論文,國立中山大學,民國104年7月。
[5] 田民波:《半導體電子元件構裝技術》:五南圖書出版,民國94年。
[6] Bacquian, B. C., et al., "Bond Line Thickness Characterization for QFN Package Robustness", Journal of Engineering Research and Reports, 14(2), 15-19, 2020.
[7] 李柏瑤:〈應用六標準差與決策實驗室分析法探討半導體封裝之黏晶製程改善-以N公司為例〉,碩士論文,國立高雄大學,民國110年7月。
[8] Huai Zheng, et al., "Mechanism Investigation on Die Tilt in Die Attach Process Based on Minimal Free Energy Theory", ISBN: 978-1-4799-5267-0. 2014.
[9] Capili, M. D., "Innovative Approach Controlling the Epoxy Fillet Height for Thinner Die", International Research Journal of Advanced Engineering and Science, Volume 4, Issue 3, pp. 421-423, 2019.
[10] J. Lee, S.J. Kim, B. Kim, "Development of a numerical simulation model for predicting the temperature of a flip-chip package during the laser-assisted bonding (LAB) process", IEEE Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems 2022.
[11] Ignatius J. Rasiah, Christopher Breach, "The Effect of Fillet Height and Bondline Thickness on the Mechanical Performance of a Plastic Package", Int’l Symp on Electronic Materials & Packaging, 2000.
[12] 曾凱銘:〈半導體封裝製程之銀膠厚度與晶片傾斜度檢測〉,碩士論文,中原大學,民國95年7月。
[13] Fatima Adly, et al., "Randomized General Regression Network for Identification of Defect Patterns in Semiconductor Wafer Maps", IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING VOL. 28, NO. 2, 2015.
[14] 張程翔:〈以影像為基礎之IC封裝基板、上片及銲線製程之缺陷自動檢測〉,碩士論文,國立中興大學,民國107年6月。
[15] Bryan Christian S. Bacquian, et al., "Die Attach Film Bleed out Resolution through Process Optimaization on DNF Packages", Journal of Engineering Research and Reports, 17(3), 28-32, 2020.
[16] 古峻嘉:〈影像擴增手法對半導體封裝超音波斷層成像檢驗績效之評估〉,碩士論文,中原大學,民國111年6月。
[17] Archange Kra-Bassa, et al., "Using Neural Networks for Semiconductor Package Optimization", IEEE International Opportunity Research Scholars Symposium (ORSS), pp. 67-69, 2023.
[18] 陳相哲:〈應用類神經網絡結合多目標基因演算法與灰關聯分析於 IC 銅線打線接合製程之多品質特性參數最佳化研究〉。碩士論文,國立雲林科技大學,民國112年6月。
[19] 邱承頎:〈缺陷影像擴增對半導體封裝檢驗卷積神經網路模型之績效評估〉。碩士論文,中原大學,民國112年1月。
[20] 吳韋霖:〈使用深度學習基於探針痕之打線製程剪切力分類〉。碩士論文,國立雲林科技大學,民國112年6月。
指導教授 李天錫(Lee, Tien-Hsi) 審核日期 2024-7-23
推文 facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu   
網路書籤 Google bookmarks   del.icio.us   hemidemi   myshare   

若有論文相關問題,請聯絡國立中央大學圖書館推廣服務組 TEL:(03)422-7151轉57407,或E-mail聯絡  - 隱私權政策聲明