構裝計畫-設計-多晶片模組接線之自我測試模組; Design and Implement a BIST Module for MCM Interconnects

NCUIR > College of Electrical Engineering & Computer Science > Department of Electrical Engineering > Research Project > Item 987654321/25254

Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/25254

Title:	構裝計畫-設計-多晶片模組接線之自我測試模組;Design and Implement a BIST Module for MCM Interconnects
Authors:	蘇朝琴
Contributors:	電機工程學系
Keywords:	多晶片模組;自我測試;接線測試;構裝計畫;邊界掃描;Multi-chip module;Built-in self test;Interconnect testing;Packaging;Boundary scan;電子電機工程類
Date:	1993-07-01
Issue Date:	2010-05-28 10:26:02 (UTC+8)
Publisher:	行政院國家科學委員會
Abstract:	在本計畫中我們提出一個基於邊界掃描(Boundary Scan)的多晶片模組(MCM)接線自我測試方法.不同於傳統接線的測試方法,其必先預知接線的方式,再測試接線方式與標準接線之差異.本法檢查接線的可行性.在此輸入端空接及輸出端短路均視為不被認可之接線方式.因此本法並不需預知接線的方式,而可以應用於任何一個基於邊界掃描的多晶片模組.本方法可以偵測任何單一空接或短路,然而由於錯誤的掩蓋(Fault Masking),多重錯誤可能無法偵測到.為此我們將利用統計的方法來評估本方法的成效.在設計MCM-BIST硬體電路時,我們將著重於測試長度之縮短及硬體面積之減少.測試長度之縮減有賴適合之接線表示模式,而硬體之減少則是結構設計重大的考驗.研究期間：8108 ~ 8207
Relation:	財團法人國家實驗研究院科技政策研究與資訊中心
Appears in Collections:	[Department of Electrical Engineering] Research Project

Files in This Item:

File	Description	Size	Format
index.html		0Kb	HTML	617	View/Open

社群 sharing