A built-in redundancy-analysis scheme for random access memories with two-level redundancy

NCU Institutional Repository > 資訊電機學院 > 電機工程研究所 > 期刊論文 > Item 987654321/31754

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/31754

題名:	A built-in redundancy-analysis scheme for random access memories with two-level redundancy
作者:	Chang,Da-Ming;Li,Jin-Fu;Huang,Yu-Jen
貢獻者:	電機工程研究所
關鍵詞:	2-D REDUNDANCY;SELF-TEST;REPAIR;RAMS
日期:	2008
上傳時間:	2010-07-06 18:10:50 (UTC+8)
出版者:	中央大學
摘要:	Built-in self-repair (BISR) technique is a popular method for repairing defective embedded memories. To allocate redundancy efficiently, built-in redundancy-analysis (BIRA) component is a core component in a BISR design. This paper presents a BIRA scheme
關聯:	JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS
顯示於類別:	[電機工程研究所] 期刊論文

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	768	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing