English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 78728/78728 (100%)
造訪人次 : 34461530      線上人數 : 971
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/32087


    題名: Passive order reduction for RLC circuits with delay elements
    作者: Tseng,Wenliang;Chen,Changzhong;Gad,Emad;Nakhla,Michel;Achar,Ramachandra
    貢獻者: 電機工程研究所
    關鍵詞: INTEGRATED CONGRUENCE TRANSFORM;TRANSMISSION-LINES;MODEL-REDUCTION;DISTRIBUTED INTERCONNECTS;MACROMODELING ALGORITHM;TRANSIENT SIMULATION;SENSITIVITY-ANALYSIS;SYSTEMS
    日期: 2007
    上傳時間: 2010-07-06 18:18:19 (UTC+8)
    出版者: 中央大學
    摘要: This paper describes a new algorithm to obtain reduced-order models for-large networks with delay elements. The proposed algorithm can be used in situations where delay extraction-based modeling approaches have been used to model portions of interconnects
    關聯: IEEE TRANSACTIONS ON ADVANCED PACKAGING
    顯示於類別:[電機工程研究所] 期刊論文

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML369檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明