English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 80990/80990 (100%)
造訪人次 : 41862459      線上人數 : 2684
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/46500


    題名: 混合式加法器設計;Hybrid Adder Designs
    作者: 張劭鍇;Shao-kai Chang
    貢獻者: 電機工程研究所
    關鍵詞: 混合式加法器;前瞻進位加法器;跳躍進位加法器;平行預算加法器;Parallel Prefix adder;Carry Skip Adder;Carry lookahead adder;Hybrid Adder
    日期: 2010-11-18
    上傳時間: 2011-06-04 16:13:31 (UTC+8)
    出版者: 國立中央大學
    摘要: 本論文提出一個快速的六十四位元加法器﹐使用動態的邏輯電路及傳輸閘的架構﹐應用於Brent-Kung Tree。此加法器為混合式的加法器架構,其採用前瞻進位單元和多工器且具有8個邏輯閘階層。由模擬結果顯示,混合加法器在最壞情況的延遲為298ps,而使用的製程技術為TSMC 0.18 um 2P6M CMOS technology,電源電壓為1.8伏特。同時我們也在其他的先進製程中模擬,模擬結果顯示,混合加法器在最壞情況的延遲為110ps,而使用的製程技術為UMC 90 nm 1P9M CMOS Low-K technology,電源電壓為1伏特。 The thesis presents a fast 64-bit adder based on domino logics and pass transmission gates in the Brent-Kung Tree. The proposed adder uses a hybrid adder of Carry Look-Ahead and MUX architecture in 8 logic levels. Simulation results show that the proposed hybrid adder achieves a delay of 298ps, where the TSMC 0.18 um 2P6M CMOS technology with the supply voltage of 1.8V. Based on UMC 90 nm 1P9M CMOS Low-K technology with the supply voltage of 1V, the proposed 64-bit hybrid adder achieves a delay of 110ps with 6mW power dissipation.
    顯示於類別:[電機工程研究所] 博碩士論文

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML1031檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明